[VHDL编程] filter

说明：各种滤波器的源文件，供大家参考!已经测试了一下-Source files of various filters, for your reference! Have tested the look
<tingting> 在 2025-06-18 上传 | 大小：5kb | 下载：0

[VHDL编程] LCD12864

说明：1 fpga驱动lcd液晶12864的verilog源程序 (显示英文，可以在源程序中直接修改成自己想要显示的英文) 2 引脚配置完成，程序已经测试，完全好用 3 使用的FPGA芯片是altera的max2EP2C5T1-1 fpga driver' s verilog source code 12864 lcd LCD (display in English, you can directly modify the source program into what you w
<pomao> 在 2025-06-18 上传 | 大小：605kb | 下载：0

[VHDL编程] ADC1

说明：关于A/D的模拟到数字的转换，通过大家熟悉的Verilog语言实现。-On the A/D conversion of analog to digital by the familiar Verilog language.
<王华> 在 2025-06-18 上传 | 大小：2.62mb | 下载：0

[VHDL编程] lift-verilogHDL

说明：利用verilog语言实现一个简单的电梯控制，可借助最小系统开发板进行试验-control lift by using verilong HDL
<吴国强> 在 2025-06-18 上传 | 大小：1kb | 下载：0

[VHDL编程] taxi

说明：关于计程车的计费系统，可以显示路程和所收费用-Billing system on a taxi, you can display distance and the fees
<周航> 在 2025-06-18 上传 | 大小：2.19mb | 下载：0

[VHDL编程] LCD_CLOCK

说明：用1602液晶显示的数字电子钟，并且可以用按键开关调整时间，日期，星期。-1602 LCD display with digital electronic clock, and the key switch can be used to adjust the time, date, week.
<周航> 在 2025-06-18 上传 | 大小：3.02mb | 下载：0

[VHDL编程] SOPC_IP

说明：有关用verilog hdl语言编写sopc builder的介绍和应用 -For languages ​ ​ with the verilog hdl introduction and application of sopc builder
<王强> 在 2025-06-18 上传 | 大小：3.05mb | 下载：0

[VHDL编程] ping_pang

说明：自己设计的一个乒乓球游戏，用LED显示乒乓球的运动状态，并且设计了击球和接球按键，还有计分系统。-Own design of a table tennis game, table tennis sport with LED status display and buttons designed batting and catching, and scoring system.
<周航> 在 2025-06-18 上传 | 大小：563kb | 下载：0

[VHDL编程] jiao_tong

说明：自己设计的交通灯，分为主干道和次干道，各用三个LED代替红、黄、绿三色灯-Design their own traffic lights, divided into main roads and secondary roads, each with three LED instead of red, yellow, and green lights
<周航> 在 2025-06-18 上传 | 大小：461kb | 下载：0

[VHDL编程] SEG7

说明：自己设计的数字钟，用6个数码管显示，并且可以调整时间-Digital clock of their own design, with six digital display, and can adjust the time
<周航> 在 2025-06-18 上传 | 大小：723kb | 下载：0

[VHDL编程] code

说明：it is the collection of the modules involved inthe design of digital fm.the code coves the key components like numerically controlled oscillator, loop filter, fir filter ,phase detector along with the complete cicuit implementation of the digital fm
<syamprasad> 在 2025-06-18 上传 | 大小：5kb | 下载：0

[VHDL编程] second

说明：在QuarterII环境下开发 应用VHDL语言编写的秒表程序 能够用于计时-Development and application environment in QuarterII VHDL program can be written in stopwatch for timing
<tom> 在 2025-06-18 上传 | 大小：311kb | 下载：0