[VHDL编程] VHDL

说明：VHDL系统设计实例源程序集 VHDL系统设计实例源程序集-VHDL Design Example Design Example VHDL source set source set
<张子冉> 在 2025-06-20 上传 | 大小：436kb | 下载：0

[VHDL编程] cod_lab6_all

说明：单周期cpu的流水线设计 是一个完整的工程- Monocycle cpu assembly line design
<lhj> 在 2025-06-20 上传 | 大小：1.11mb | 下载：0

[VHDL编程] ADC_pico

说明：lkJHAKJCNKA A.LKJDLAMNCXLn akwjdNM.JDA. kjawdln ñ iajdlkjad alkjdkajd adjlkajsdlkn lqkwhdjlkalkdn añ lkjdlkajdlaj ñ klawjdlalknd añ lkjdñ laksjdncañ ñ alkjdñ qjekdja. lksajdñ la-lkJHAKJCNKA A.LKJDLAMNCXLn akwj
<sergioarod> 在 2025-06-20 上传 | 大小：33kb | 下载：0

[VHDL编程] Prueba2

说明：lksajhdcla kajsdkjna cwkjelas-laksnc akjshdkj lAKJSKJD LAkhsdkq LKJALKF lkjhaskfnca elsjaf añ ljfa alñ ksjflj. añ djlkajd adffsdg-lksajhdcla kajsdkjna cwkjelas-laksnc akjshdkj lAKJSKJD LAkhsdkq LKJALKF lkjhaskfnca elsjaf añ ljfa
<sergioarod> 在 2025-06-20 上传 | 大小：315kb | 下载：0

[VHDL编程] ADCyDAC

说明：kajsfdlva s.lkjflkamslv awlejfsfdlfkmalca welirfjlskmadf-lkawe gJAWELKFL-SMGF KEQRHJALFJal_ekJF SDLKGJAELJFGLA GÑ LAJFLKAN SFLKÑ AJWEÑ LKJFALÑ KWN FAWÑ LKEJFÑ LAWJG. asDAKJHWLkajhslkf slñ afk
<sergioarod> 在 2025-06-20 上传 | 大小：183kb | 下载：0

[VHDL编程] urat_1

说明：VHDL进行串口通信的一种实现方法，供参考-VHDL Implementation of Serial Communication
<raven> 在 2025-06-20 上传 | 大小：2kb | 下载：0

[VHDL编程] vhdL

说明：VHDL多路选择器 （使用case语句）-VHDL multiplexer (using case statement)
<zhangxk> 在 2025-06-20 上传 | 大小：13kb | 下载：0

[VHDL编程] sqrt

说明：平方根算法的硬件描述语言，算法运行速度快，10位二进制数的开方只需要10个时钟周期-Square root algorithm for hardware descr iption language, the algorithm is fast, 10-bit binary number square root only 10 clock cycles
<Olive Green> 在 2025-06-20 上传 | 大小：2kb | 下载：0

[VHDL编程] verilog

说明：北大verilog课件，Peking University verilog Courseware-Peking University verilog Courseware
<侯冰> 在 2025-06-20 上传 | 大小：1.48mb | 下载：0

[VHDL编程] 123

说明：系统介绍了数字开发系统平台FPGA设计中的部分技巧 对于FPGA开发研究人员具有一定的指导和帮助意义-Systematic introduction of digital development platform FPGA design techniques for FPGA development of some of the researchers have some sense of guidance and help
<AndyLee> 在 2025-06-20 上传 | 大小：1.13mb | 下载：0

[VHDL编程] clock1

说明：本程序用VHDL编写数字钟，具有定点报时，手动调整时间等功能，能下载到板子上显示时间。-This program written by VHDL digital clock, with a fixed broadcast, manually adjust the time and other functions, can be downloaded to display the time on the board.
<zhangshuanglu> 在 2025-06-20 上传 | 大小：425kb | 下载：0

[VHDL编程] states

说明：红绿交通灯工作过程仿真，FPGA平台实现 -Red and green traffic lights work process simulation, FPGA platform
<yuan> 在 2025-06-20 上传 | 大小：79kb | 下载：0