资源列表

« 1 2 ... .69 .70 .71 .72 .73 1774.75 .76 .77 .78 .79 ... 4310 »

[VHDL编程server

说明:This verilog vending machine code. We can eat beverage and soda with only $1.25-This is verilog vending machine code. We can eat beverage and soda with only $1.25
<Psycho> 在 2025-06-19 上传 | 大小:1kb | 下载:0

[VHDL编程vending

说明:This is verilog vending machine code. We can eat beverage and soda with only $1.25 This decribes all schematic and state diagram. Ducksooyo~
<Psycho> 在 2025-06-19 上传 | 大小:110kb | 下载:0

[VHDL编程Design-AND-gate

说明:通过应用QUARTUSII开发软件对与门的设计(二输入)和D触发器的设计。 -QUARTUSII development through the application of software and door design (two inputs) and the D flip-flop design.
<renee> 在 2025-06-19 上传 | 大小:2kb | 下载:0

[VHDL编程Multiplexer-Description

说明: 通过应用QUARTUSII开发软件对二选一多路选择器进行设计并运行结果-Software development through the application of QUARTUSII choose one of two multiplexer design and operation results
<renee> 在 2025-06-19 上传 | 大小:10kb | 下载:0

[VHDL编程3-8-encoder-design

说明:  通过应用QUARTUSII开发软件对3—8译码器进行设计,给出运行程序和结果-Development through the application of QUARTUSII 3-8 decoder software for design, operational procedures and results are given
<renee> 在 2025-06-19 上传 | 大小:19kb | 下载:0

[VHDL编程Describe-counter

说明: 通过应用QUARTUSII开发软件对用if语句描述二进制(M=10)计数器进行设计,并给出运行结果-Software development through the application of QUARTUSII if statement with the descr iption of the binary (M = 10) counter design and operation results are given
<renee> 在 2025-06-19 上传 | 大小:14kb | 下载:0

[VHDL编程Rapid_Prototyping_of_Digital_Systems__SOPC.tar

说明:Rapid prototyping of Digital system and SOPC VHDL Altera DE2 board
<djauregu> 在 2025-06-19 上传 | 大小:16.07mb | 下载:0

[VHDL编程DS-Verilog

说明:ad 采集 串行ADtlv2543和DATLV5618的接口程序 -ad
<syrobinss> 在 2025-06-19 上传 | 大小:3.27mb | 下载:0

[VHDL编程fir_filter

说明:一种fir滤波器的verilog程序,非常实用-fir filter very good write by verilog
<ningbo> 在 2025-06-19 上传 | 大小:1kb | 下载:0

[VHDL编程shumadisplay

说明:一种用verilog写的数码显示程序,编译通过,可下载到fpga中-program of shumadisplay,write by verilog language
<ningbo> 在 2025-06-19 上传 | 大小:1kb | 下载:0

[VHDL编程sync_fifo

说明:一种同步的先入先出verilog程序,可正确地通过编译-a programe of fifo wrote by verilog
<ningbo> 在 2025-06-19 上传 | 大小:4kb | 下载:0

[VHDL编程dianziqing

说明:利用Verilog语言设计一个简易电子琴-Verilog design a simple keyboard
<王阳> 在 2025-06-19 上传 | 大小:1.13mb | 下载:0
« 1 2 ... .69 .70 .71 .72 .73 1774.75 .76 .77 .78 .79 ... 4310 »

源码中国 www.ymcn.org