[VHDL编程] VHDL

说明：这是一个用VHDL写的小程序，适合与初学都学习和使用！-This is a small program written in VHDL, suitable for beginners and are learning and use!
<herun> 在 2025-06-18 上传 | 大小：295kb | 下载：0

[VHDL编程] wave_generator

说明：这是一个关于信号发生器的vhdl仿真程序，内容十分完整-This is a signal generator on the vhdl simulation program, very complete
<fengyun> 在 2025-06-18 上传 | 大小：295kb | 下载：0

[VHDL编程] VHDL_language_in_the_washing_machine_control_progr

说明：vVHDL语言编写的洗衣机控制程序设计VHDL language in the washing machine control programming-vVHDL language of the washing machine control programming VHDL language in the washing machine control programming
<小玲> 在 2025-06-18 上传 | 大小：295kb | 下载：0

[VHDL编程] Classic_application_of_EDA_technologies

说明：EDA技术经典应用很不错哦的vhdl例程，eda的重要组成部分-Classic application of EDA technology is good, oh the vhdl routines, eda an important part of
<xiaoli> 在 2025-06-18 上传 | 大小：295kb | 下载：0

[VHDL编程] LEON2FPGA

说明：基于LEON2和FPGA的在轨图像小波变换模块设计-FPGA-based LEON2 and wavelet transform in the orbit module design
<荣超群> 在 2025-06-18 上传 | 大小：295kb | 下载：0

[VHDL编程] 4bits_adder

说明：4 bit adder writen in vhdl with simulation, schematic and tested on x board xilinx
<carlos> 在 2025-06-18 上传 | 大小：295kb | 下载：0

[VHDL编程] adder

说明：加法器是产生数的和的装置。加数和被加数为输入，和数与进位为输出的装置为半加器。若加数、被加数与低位的进位数为输入，而和数与进位为输出则为全加器。-The number of adder is produced and device. Addend and BeiJiaShu as input, and the device for output with binary for half a gal device. If BeiJiaShu and low addends, into digits
<张凯> 在 2025-06-18 上传 | 大小：295kb | 下载：0

[VHDL编程] VGA_ADC_reference

说明：一种ADC+VGA的参考设计文档 AD8331+AD9215-An ADC+ VGA reference design document AD8331+ AD9215
<wela> 在 2025-06-18 上传 | 大小：295kb | 下载：0

[VHDL编程] syb

说明：电压表显示，能测0~5V范围内的电压大小！ 采用数码管显示数值！-Voltmeter display, can be measured within the range 0 ~ 5V voltage size! Using digital display value!
<liuyong> 在 2025-06-18 上传 | 大小：295kb | 下载：0

[VHDL编程] clk_div2

说明：本源码是分频器的VHDL,在QUARTUS2下已进行仿真和验证，-The source is the divider of the VHDL, have been carried out under the QUARTUS2 simulation and verification,
<周三强> 在 2025-06-18 上传 | 大小：295kb | 下载：0

[VHDL编程] DAC-use-verilog

说明：用verilog写的TLV5620芯片的DAC转换代码，核心文件dac.v，能进行实现，不仅仅是行为级描述-Written with verilog conversion code TLV5620 DAC chip, the core file dac.v, can be achieved, not just behavioral descr iption
<张生> 在 2025-06-18 上传 | 大小：295kb | 下载：0

[VHDL编程] 3333

说明：层次化结构的FPGA装箱算法.Hierarchical structure of the FPGA packing algorithm.-Hierarchical structure of the FPGA packing algorithm.
<> 在 2025-06-18 上传 | 大小：295kb | 下载：0