[VHDL编程] Lightflu_cycle

说明：使用verilog编程实现流水灯的控制程序实现8位灯的循环流水亮灯-Verilog programming control procedures of the light water recirculating eight lights lit
<赵亮亮> 在 2025-06-18 上传 | 大小：297kb | 下载：0

[VHDL编程] VHDL

说明：VHDL小程序，其中包含了bcd码转换成格雷码、寄存器的简单设计（并入串出移位寄存器、串入串出移位寄存器）以及脉冲发生器的VHDL实现。适合于基础的VHDL入门。-VHDL small program, which includes a bcd code into Gray code, register for a simple design (String into a shift register, the string into the string out of the shift re
<鸿雨> 在 2025-06-18 上传 | 大小：297kb | 下载：0

[VHDL编程] key

说明：详细按键消抖程序，VHDL语言描述，适用按键控制程序。-KEY vhdl
<zhf> 在 2025-06-18 上传 | 大小：297kb | 下载：0

[VHDL编程] LPC-program-CPLD

说明：使用quartus开发。该程序通过VHDL语言实现了LPC时序。控制了2个LED数码管，通过读取LPC总线的上BIOS的数据，实现了计算机排故的POST卡功能。-Use quartus development. The program through the VHDL language to achieve a LPC timing. Control of the two LED digital tube, by reading the BIOS on the LPC bus data to a
<赵> 在 2025-06-18 上传 | 大小：297kb | 下载：0

[VHDL编程] avnet_edk12_4_xbd_files

说明：安富利SP605开发板ISE12.4版本的XBD文件，里面包括了开发板所有的接口，包括硬件和软件设计-Avnet SP605 development board ISE12.4 version XBD file, which includes the development board all interfaces, including hardware and software design
<关维周> 在 2025-06-18 上传 | 大小：297kb | 下载：0

[VHDL编程] run_led

说明：Xilinx FPGA, ISE工程文件，Verilog语言实现流水灯，设计了分频器，可精确到点亮时间为一秒，可控制流水灯左右移位方向-Xilinx FPGA, ISE project file, Verilog language water lights, designed divider, accurate to one second light time, you can control the direction of light water left shift
<zy> 在 2025-06-18 上传 | 大小：297kb | 下载：0

[VHDL编程] ShanYu

说明：改程序为删余程序，它可以实现3/4,2/3的删余功能，并且通过QUARTUS II 软件编译。-Change the procedure for puncturing procedure, which can be achieved punctured 3/4, 2/3 of the function, and by QUARTUS II software compiler.
<旭阳> 在 2025-06-18 上传 | 大小：297kb | 下载：0

[VHDL编程] shiyan_1

说明：这是一个使用VHDL编写的串行加法器程序，简单易用，是初学者必备-This is a serial prepared using VHDL adder program, easy to use, is essential for beginners
<wzl> 在 2025-06-18 上传 | 大小：297kb | 下载：0

[VHDL编程] bpsk

说明：BPSK- Design and implementation of BSPK modulation and demodulation.. using sine wave-BPSK- Design and implementation of BSPK modulation and demodulation.. using sine wave..
<kalyan> 在 2025-06-18 上传 | 大小：297kb | 下载：0

[VHDL编程] Architecture-for-Dataflow-Graphs-with-Feedback.ra

说明：Architecture for Dataflow Graphs with Feedback
<duyphan> 在 2025-06-18 上传 | 大小：297kb | 下载：0

[VHDL编程] xapp1082-zynq-eth

说明：PS and PL Ethernet Performance and Jumbo fr a me Support with PL Ethernet in the Zynq-7000 AP SoC 是学习Vivado 入门文档，源自xilinx，权威易懂 -PS and PL Ethernet Performance and Jumbo fr a me Support with PL Ethernet in the Zynq-7000 AP SoC Learning Vivado
<jiluping> 在 2025-06-18 上传 | 大小：297kb | 下载：0

[VHDL编程] AVA6SV2_DIPLED

说明：A project in vhdl that uses 74hc595 to read up to 16 key and write to 4*7seg simultaneously in pure vhdl code.
<mehdi> 在 2025-06-18 上传 | 大小：297kb | 下载：0