[VHDL编程] How_to_use

说明：verilog使用入门教程详解。非常简单而详细的verilog入门教程，主要介绍如何使用quartus2来编写verilog程序。-Getting Started tutorial verilog Xiang Jie. Very simple and detailed verilog Getting Started tutorial focuses on how to use quartus2 to write verilog program.
<龙也> 在 2025-06-18 上传 | 大小：297kb | 下载：0

[VHDL编程] SpeechClock

说明：用凌阳单片机设计万年历，实现语音播报和显示-SpeechClock
<123> 在 2025-06-18 上传 | 大小：297kb | 下载：0

[VHDL编程] uartvhdl

说明：串口协议的vhdl实现，经过验证，可以直接使用-Vhdl serial protocol implementation
<罗丹> 在 2025-06-18 上传 | 大小：297kb | 下载：1

[VHDL编程] mealy_machine

说明：mealy_machine该代码为序列脉冲检测器当输入信号110时电路输出为1否则为0-mealy_machine the code sequence when the input signal pulse detector circuit 110 output is 1 0 otherwise
<bianyuan> 在 2025-06-18 上传 | 大小：297kb | 下载：0

[VHDL编程] gcd3

说明：用verilog代码编写的GCD即找两个数之间的最大公约数的FPGA工程。-Verilog code written with the GCD of two numbers that find the common denominator between the FPGA project.
<袁媛> 在 2025-06-18 上传 | 大小：297kb | 下载：0

[VHDL编程] design217

说明：在quartus II中实现的一段分频代码，具有很好的使用价值，希望大家能够更好的借鉴。-FW FWKPJF F WJL FW FEL,M FW,M GERWELJ GEW RMGLEJWR4E GER ER FL OFE RGFE GRE GRTE GTRE 4ER OT EWWQO .
<李万林> 在 2025-06-18 上传 | 大小：297kb | 下载：0

[VHDL编程] char_LCD

说明：1. 本实例控制开发板上面的LCD的显示； 2. 工程在\project文件夹里面 3. 源文件和管脚分配在\rtl文件夹里面 4. 下载文件在\download文件夹里面,.mcs为PROM模式下载文件,.bit为JTAG调试下载文件-1 The examples above control development board LCD display 2 works in \ project folder inside 3 source file and the pin a
<myname> 在 2025-06-18 上传 | 大小：297kb | 下载：0

[VHDL编程] jiaotongdeng

说明：本程序实现了十字路*通灯的亮灯情况，包括黄灯、红灯、绿灯的亮灯顺序。-This program implements the crossroads traffic lights lighting, including yellow, red, green lighting sequence
<xuedandan> 在 2025-06-18 上传 | 大小：297kb | 下载：0

[VHDL编程] uartverilog

说明：本程序是基于verilog HDL的串口程序，需要的下载-This procedure is based on Verilog HDL serial procedures, the need to download
<李炯> 在 2025-06-18 上传 | 大小：297kb | 下载：0

[VHDL编程] pmd

说明：实现跑马灯的功能，板上实现，含各种生成文件-Marquee' s functions, the board realized, with a variety of generated files
<李刚> 在 2025-06-18 上传 | 大小：297kb | 下载：0

[VHDL编程] scramble_m_que

说明：产生19级m序列，实现加扰和解扰的全过程。-19 m sequences, the scrambling process
<杨超> 在 2025-06-18 上传 | 大小：297kb | 下载：0

[VHDL编程] LAB-16

说明：用FPGA实现的性线反馈移位寄存器（LFSR）设计。整个工程在quartusII环境下，用verilog编程。-FPGA implementation of the line feedback shift register (LFSR) design. The whole project in verilog programming the quartusII environment.
<李娟> 在 2025-06-18 上传 | 大小：297kb | 下载：0