[VHDL编程] FSKPSK

说明：FSK和PSK调制与解调的VHDL源程序.是在QUARTUS2环境下开发的. -FSK and PSK modulation and demodulation of the VHDL source code. QUARTUS2 environment in development.
<6822> 在 2025-06-18 上传 | 大小：295kb | 下载：0

[VHDL编程] frq

说明： 这是我课程设计做的数字频率计的设计，不知道会不会太简单或者重复了。-This is my curriculum design of digital frequency meter to do the design, do not know will not be too simple, or repeat them.
<张云隆> 在 2025-06-18 上传 | 大小：295kb | 下载：0

[VHDL编程] dsbyte

说明：cpld下在线资料ByteBlaster-CPLD under the online information ByteBlaster
<liufeng> 在 2025-06-18 上传 | 大小：295kb | 下载：0

[VHDL编程] cpu_0

说明：cpu代码，可在ISE或quartus下完成调试-cpu code, can be accomplished under the ISE or Quartus debugging
<> 在 2025-06-18 上传 | 大小：295kb | 下载：0

[VHDL编程] jiaotongdeng

说明：FPGA 交通灯控制器 基于fpga 已经仿真验证请放心下载-FPGA traffic light controller
<h> 在 2025-06-18 上传 | 大小：296kb | 下载：0

[VHDL编程] ca04

说明：Input-Output lecture notes for Computer Architectures. It includes MC68000 I-O design and I-O patterns for memory and bus. Also, there are handshake mechanism.
<niziplimali> 在 2025-06-18 上传 | 大小：296kb | 下载：0

[VHDL编程] COUNT

说明：摸4、8、16计数器各一个，验证过确实可用，大家可以放心下载-4、8、16-bits counter~
<> 在 2025-06-18 上传 | 大小：296kb | 下载：0

[VHDL编程] JiShuQi

说明：实现了一个秒表计数器，输入为2MHZ时钟，使用VHDL语言实现-It implements a stopwatch counter input 2MHZ clock, using VHDL language
<黄予> 在 2025-06-18 上传 | 大小：296kb | 下载：0

[VHDL编程] 77

说明：基础实验_12_有限状态机 ：Moore型序列检测器-Basic experiment _12_ finite state machine: Moore type sequence detector
<luhairong> 在 2025-06-18 上传 | 大小：296kb | 下载：0

[VHDL编程] Counter

说明：采用HDL语言，实现计数器的功能，这个在程序设计中很常见。-The counter is design by HDL.
<robin> 在 2025-06-18 上传 | 大小：296kb | 下载：0

[VHDL编程] m.e.n.t.o.r._.k.e.y

说明：License Key Generator for Mentor Modelsim Product
<ryulee88 > 在 2025-06-18 上传 | 大小：296kb | 下载：0

[VHDL编程] state_machine

说明：a state machine in vhdl
<Tabbie> 在 2025-06-18 上传 | 大小：296kb | 下载：0