[VHDL编程] uart_test

说明：Verilog 基于FPGA的直接RS232串口测试-Verilog FPGA-based test of direct RS232 serial port
<yuanjun> 在 2025-12-23 上传 | 大小：575kb | 下载：0

[VHDL编程] LCD_test

说明：用Verilog描述的，基于FPGA的直接LCD显示程序代码-Described using Verilog, FPGA-based LCD display program code directly
<yuanjun> 在 2025-12-23 上传 | 大小：3.51mb | 下载：0

[VHDL编程] filter_40MHz

说明：数字化中频接收机，用在AD之后的带通滤波器，VERILOG描述，32阶-Digital IF receiver, used in the AD after the bandpass filter, VERILOG descr iption, 32-step
<yuanjun> 在 2025-12-23 上传 | 大小：5kb | 下载：0

[VHDL编程] lcd

说明：在EDK嵌入式开发中，用C语言实现的LCD显示-EDK embedded in the development, implementation using C language LCD display
<yuanjun> 在 2025-12-23 上传 | 大小：2kb | 下载：0

[VHDL编程] led_running_chipscope

说明：EDK开发中，插入Chipscope分析核的的led跑马灯演示-EDK development, into the core of the analysis led Chipscope marquee demonstration
<yuanjun> 在 2025-12-23 上传 | 大小：839kb | 下载：0

[VHDL编程] a2

说明：verilog实验：占空比1:2:1的周期波形-verilog experiment: waveform duty cycle 1:2:1
<zyx> 在 2025-12-23 上传 | 大小：29kb | 下载：0

[VHDL编程] vhdl4

说明：verilog实验：输入输出都是4为2进制数的8位数字选择器-verilog experiment: inputs and outputs are 4 to 2 8-bit hexadecimal number selector
<zyx> 在 2025-12-23 上传 | 大小：47kb | 下载：0

[VHDL编程] Test

说明： xilinx PIO示例程序源码，基于Vitex5 FPGA生成的IP。-xilinx PIO sample program source code, generated Vitex5 FPGA-based IP.
<hanfei> 在 2025-12-23 上传 | 大小：6.37mb | 下载：0

[VHDL编程] ourdev_536218

说明：利用 MAX II CPLD 实现移动 SDRAM 接口-Using MAX II CPLD to implement mobile SDRAM Interface
<LQH> 在 2025-12-23 上传 | 大小：188kb | 下载：0

[VHDL编程] xapp1002

说明： xilinx利用chipscope调适PCIe Endpoint IP的说明文档与源文件。-xilinx use chipscope adjustment PCIe Endpoint IP for documentation and source files.
<hanfei> 在 2025-12-23 上传 | 大小：49kb | 下载：0

[VHDL编程] xapp1022

说明： xilinx FPGA利用MET平台测试PCIe IP核的说明文档与源文件、-xilinx FPGA platform testing by MET PCIe IP core documentation and source files
<hanfei> 在 2025-12-23 上传 | 大小：12.88mb | 下载：0

[VHDL编程] LCD

说明：实现vhdl语言中的一系列功能和方式方法。具体的功能是lcd实现的编译和仿真。-it can do d function as lcd.
<路超> 在 2025-12-23 上传 | 大小：228kb | 下载：0