[VHDL编程] second

说明：实现spartan3E板上的流水灯，是用verilog语言写成的，简单易用-Water board to achieve spartan3E lights, is written in verilog language, easy to use
<梅务昆> 在 2025-12-23 上传 | 大小：13kb | 下载：0

[VHDL编程] vhdl-44

说明：4*4 vhdl语言键盘扫描程序 无去抖-4* 4 vhdl language keyboard scanner not to shake
<郝艳超> 在 2025-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] ARM_Core

说明：ARM7内核源码及测试程序代码及它的说明文件信息-ARM7 kernel source code and test code and documentation for information about his
<黄飞> 在 2025-12-23 上传 | 大小：67kb | 下载：0

[VHDL编程] Road-lighting-design

说明：十字路口管控路灯开关的设计代码及说明文档-Intersection control lights switch design code and documentation
<黄飞> 在 2025-12-23 上传 | 大小：12kb | 下载：0

[VHDL编程] controller-design-of-sdram-

说明：基于FPGA对sdram控制器的设计（VERILOG语言）-FPGA-based controller design of sdram (VERILOG language)
<黄飞> 在 2025-12-23 上传 | 大小：2.69mb | 下载：0

[VHDL编程] codelock

说明：实现电子密码锁 可以重置密码 密码输入三次错误将锁住 需要最终的密码才能开锁-Realize electronic combination lock can reset the password password input three errors will lock need eventually password can lock
<高柯> 在 2025-12-23 上传 | 大小：525kb | 下载：0

[VHDL编程] uclinux_v1_00_d

说明：文件名uclinux_v1_00_d.rar，是基于XILINX的FPGA的uclinux操作系统，经本人在spartan 3/3e平台上验证可用。-uclinux_v1_00_d.rar is based on the XILINX s FPGA-uclinux operating system, after I verified in the spartan 3/3e platform available. File Name uclinux_v1_00_d.rar, is based on
<陈大> 在 2025-12-23 上传 | 大小：66kb | 下载：0

[VHDL编程] rs-enc-255-239

说明：rs encoder21-rs encoder2111111111222222222222222222222222222222222
<Root> 在 2025-12-23 上传 | 大小：2kb | 下载：0

[VHDL编程] led_shizhong

说明：8位显示电子时钟，由7段数码管作为显示输出，带有调试调分调秒的按键功能-8-bit display digital clock, as the 7-segment display output, with sub-tone seconds debug button adjustment function
<应斌斌> 在 2025-12-23 上传 | 大小：4kb | 下载：0

[VHDL编程] filter_stage1

说明：虑波器，可综合代码风格，易懂，好理解。十六位的-Recorder, which can be integrated code style, easy to understand, easy to understand
<孟哲> 在 2025-12-23 上传 | 大小：2kb | 下载：0

[VHDL编程] filter_stage2

说明：滤波器，三十二位的，可综合代码，易懂好理解-Filter, Thirty, and can be integrated code, to understand better understanding
<孟哲> 在 2025-12-23 上传 | 大小：2kb | 下载：0

[VHDL编程] filter_stage3

说明：滤波器，24位的，可综合代码，易懂好理解-Filters, 24-bit, and can be integrated code, to understand better understanding
<孟哲> 在 2025-12-23 上传 | 大小：5kb | 下载：0