[VHDL编程] ADC0809-

说明：ADC0809 采样控制电路设计报告 状态机实现方式-ADC0809 sampling control circuit design report state machine implementations
<林银> 在 2025-12-23 上传 | 大小：112kb | 下载：0

[VHDL编程] commonVerilog_HDL

说明：常用代码 赛灵思的 有分频器等一些常用的部件，欢迎下载-Xilinx code commonly used and some have dividers commonly used parts, welcome to download
<胡正刚> 在 2025-12-23 上传 | 大小：779kb | 下载：0

[VHDL编程] 16bit

说明：16位定时计数器内附详细说明和注释 呵呵呵呵呵呵 欢迎下载-16-bit timer counter containing detailed instructions and comments are welcome to download
<胡正刚> 在 2025-12-23 上传 | 大小：53kb | 下载：0

[VHDL编程] PWM

说明：pwm 懂得的人都知道它的重要性（单片机等） 我就不多说了 -pwm know how people know its importance (SCM, etc.) I do not say
<胡正刚> 在 2025-12-23 上传 | 大小：30kb | 下载：0

[VHDL编程] jtd

说明：EDA（VHDL）开发的交通灯设计，经过测试检验，正常运行。-EDA (VHDL) development of the traffic light design, tested and tested and normal operation.
<开放> 在 2025-12-23 上传 | 大小：411kb | 下载：0

[VHDL编程] Verilog135

说明：王金明书中的例子 很基础适合初学者 欢迎下载-simples of wangjinming book thebasic of fpga welcome to download
<胡正刚> 在 2025-12-23 上传 | 大小：111kb | 下载：0

[VHDL编程] foreign-books-about-FPGA

说明：几本外国的关于fpga学习的资料 很好很强大欢迎下载-Several foreign countries to learn about fpga welcome to download information on a very powerful
<胡正刚> 在 2025-12-23 上传 | 大小：8.9mb | 下载：0

[VHDL编程] PCK_CRC4_D4

说明：E1成帧模块，使用VHDL语言设计中的CRC4校验码生成模块-E1 framing module, using the VHDL language design CRC4 check code generation module
<> 在 2025-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] EDA-V

说明：eda实验是基于vhdl语言的程序设计与运行的一类实验，由实际生活中的例子编程。-vhdl eda is based on the language test program design and operation of a quasi-experimental, real life examples from the program.
<张静> 在 2025-12-23 上传 | 大小：5.69mb | 下载：0

[VHDL编程] cpu

说明：以ISE为平台设计的单时钟CPU，实现最基本的5条指令（R、LW、SW、BEQ、J） -ISE as a platform to design single-clock CPU, 5 to achieve the most basic instructions (R, LW, SW, BEQ, J)
<熊思源> 在 2025-12-23 上传 | 大小：2.48mb | 下载：0

[VHDL编程] FPGA

说明：视频压缩技术研究及FPGA实现探讨 视频压缩技术研究及FPGA实现探讨-Video compression technology and its FPGA implementation of video compression technology and its FPGA implementation of
<> 在 2025-12-23 上传 | 大小：2.8mb | 下载：0

[VHDL编程] adder_32bit

说明：以ISE为平台，用Verilog编写的32位全加器模块，只需在Top模块中调用即可-The ISE as a platform, written with Verilog 32-bit full adder module, simply call the module to Top
<熊思源> 在 2025-12-23 上传 | 大小：2kb | 下载：0