资源列表

« 1 2 ... .35 .36 .37 .38 .39 1940.41 .42 .43 .44 .45 ... 4310 »

[VHDL编程BitSynchronization

说明:位同步信号提取,用verilog实现,经FPGA实验-Bit synchronization signal extraction, with verilog implementation
<leaffloat> 在 2025-06-05 上传 | 大小:239kb | 下载:0

[VHDL编程CPU-exp

说明:基于VHDL编写的CPU程序,用微程序的方式实现。内含说明本程序的说明文档。-CPU program written in VHDL, with the micro-program ways.Containing the document of the program.
<gy> 在 2025-06-05 上传 | 大小:1.24mb | 下载:0

[VHDL编程VerilogHDL-tutorial

说明:VerilogHDL硬件描述语言教程,较详细的介绍了verilog的基本用法-VerilogHDL hardware descr iption language tutorial, more detailed introduction to the basic usage of verilog
<leaffloat> 在 2025-06-05 上传 | 大小:2.93mb | 下载:0

[VHDL编程fpga-chengxu

说明:对扩频通信系统的仿真程序,应用于fpga开发环境下-a simulation of Spread spectrum communication, using for fpga environment
<du yuming> 在 2025-06-05 上传 | 大小:1kb | 下载:0

[VHDL编程videocap

说明:基于FPGA的视频采集源程序,完整代码,以供参考-FPGA-based video capture source, the complete code for reference
<王策> 在 2025-06-05 上传 | 大小:1.2mb | 下载:0

[VHDL编程code-and-result-for-66myfir

说明:该附件为一基于VHDL语言的66阶FIR滤波器设计的整个过程和实验测试结果,对于相关开发人员和初学人员有很好的参考价值。-The Annex is a language based on VHDL-order FIR filter design 66 the whole process and experimental results, for the relevant developers and beginners who have a good reference value.
<zhang> 在 2025-06-05 上传 | 大小:424kb | 下载:0

[VHDL编程clock-

说明:ALTERA a clock source code
<reedary> 在 2025-06-05 上传 | 大小:738kb | 下载:0

[VHDL编程lowpower-multiplier

说明:32位无符号低功耗的乘法器,经过10000次测试,用smic.13工艺,DC综合后,延时为8ns,功耗仅为635uw.-it is an unsigned 32bit multiplier.100000 benchmarks have been tested and all of them passed. With smic 0.13um process library, after disign complier analysis, the clock period is 8ns,and th
<> 在 2025-06-05 上传 | 大小:3kb | 下载:0

[VHDL编程NIOSII_REV7

说明:NIOSII那些事儿REV7.0.pdf,很好的SOPC的学习文档。-NIOSII that thing REV7.0.pdf, SOPC good learning documents.
<HOFF> 在 2025-06-05 上传 | 大小:6mb | 下载:0

[VHDL编程adder1

说明:adder Ripple Carry Adder(RCA) 􀂄 Carry Look-ahead Adder(CLA) 􀂄 Block Ripple Carry Adder(BRCA) 􀂄 Two-Level Carry Look-ahead Adder-Ripple Carry Adder(RCA) 􀂄 Carry Look-ahead Adder(CLA) 􀂄 Block Ripple
<ra> 在 2025-06-05 上传 | 大小:3kb | 下载:0

[VHDL编程ADC08099

说明:ADC0809数据采集程序,用于制作数字电压表,亲测可用。-ADC0809 data acquisition program, the pro-test is available.
<hdz> 在 2025-06-05 上传 | 大小:264kb | 下载:0

[VHDL编程8X8LED

说明:8x8LED点阵显示,已编译成功,VHDL语言编写,亲测可用。-8x8LED dot matrix display, VHDL language, pro-test is available.
<hdz> 在 2025-06-05 上传 | 大小:244kb | 下载:0
« 1 2 ... .35 .36 .37 .38 .39 1940.41 .42 .43 .44 .45 ... 4310 »

源码中国 www.ymcn.org