[VHDL编程] Euclid_100722

说明：欧氏距离算法计算错误位置多项式，是Berlekamp-Massey的替代算法。消耗的硬件资源比Berlekamp-Massey算法多，但是可以更节省运算时间。-Euclidean distance algorithm to calculate the error position polynomial, is an alternative Berlekamp-Massey algorithm. The consumption of hardware resources is more than
<彭洪> 在 2025-07-17 上传 | 大小：235kb | 下载：0

[VHDL编程] jiaotongled

说明：该源码用vhdl语言制作了一个简单的交通灯，方便大家学习-The source vhdl language produced by a simple traffic light, facilitate learning ~ ~
<李永祥> 在 2025-07-17 上传 | 大小：235kb | 下载：0

[VHDL编程] FPGA-IIC

说明：利用VHDL实现延时程序 很不错的资料 适合学习CHDL-Delay procedure using VHDL implementation very good information for learning CHDL
<qzl001> 在 2025-07-17 上传 | 大小：235kb | 下载：0

[VHDL编程] 4jieshuzilboqi

说明：四阶数字滤波器 用不同的算法设计数字滤波器，并且有详细的是用方法-Fourth-order digital filter design with a different digital filter algorithms and a detailed method is
<许忠义> 在 2025-07-17 上传 | 大小：235kb | 下载：0

[VHDL编程] complete

说明：用Verilog编写的数字钟与汽车尾灯模块。其中数字钟具有时间显示的基本功能，按键校时校分，闹钟模块（包含校时校分），仿电台报时（四低一高），整点报时，12-24显示切换等强大功能。-With a digital clock in Verilog modules and automotive taillights. Digital clock which displays the basic functions of a time, school hours when school keys,
<Bean> 在 2025-07-17 上传 | 大小：235kb | 下载：0

[VHDL编程] AMI

说明：在ISE软件环境下，用Verilog HDL语言实现通信中的AMI码的编码和译码，并有仿真波形。-In the ISE software environment, using Verilog HDL language for communication in the AMI code encoding and decoding, and a simulation waveform.
<xuwen> 在 2025-07-17 上传 | 大小：235kb | 下载：0

[VHDL编程] exp1

说明：加法器，基于FPGA二进制的加法器，vhdl语言-Adder, FPGA-based binary adder, vhdl language
<WR> 在 2025-07-17 上传 | 大小：235kb | 下载：0

[VHDL编程] pb2sw

说明：脉冲识别开关，verilog编写的脉冲识别开关-failed to translate
<许巍> 在 2025-07-17 上传 | 大小：235kb | 下载：0

[VHDL编程] schk

说明：熟悉用状态机设计各种序列检测器的思路和方用状态机实现序列检测器的设计-Familiar with the various sequence detector state machine design thinking and to use the state machine to achieve the design of the sequence detector
<jackychen> 在 2025-07-17 上传 | 大小：235kb | 下载：0

[VHDL编程] FPGA--AES-algorithm

说明：本文介绍了AES 数据加密结构, 以及相关的有限域的知识及简单运算, 提出了一种用FPGA 高速实现AES 算法的方案, 该方 案设计的加密模块支持AES 标准的三种密钥长度: 128,192,256, 支持ECB, CBC, CTR 三种工作模式, 即支持feedback 和non- feedback 两种模式, 最后给出了本设计的性能指标-This article describes the AES data encryption structure, as well as the
<李仁杰> 在 2025-07-17 上传 | 大小：235kb | 下载：0

[VHDL编程] 00.SW_LED_Nexys3

说明：内容是关于FPGA的VHDL和verilog的程序，都是基于硬件项目的小程序-Program on the FPGA VHDL and Verilog, are based on a hardware project procedures
<唯夕> 在 2025-07-17 上传 | 大小：235kb | 下载：0

[VHDL编程] 32-order-FIR-on-FPGA

说明：基于FPGA的32阶FIR滤波器设计，研究了一种采用FPGA实现数字滤波器硬件电路方案；讨论了窗函数的选择、滤波器的结构以及系数量化问题-32 order FIR filter design based on FPGA, an FPGA implementation digital filter hardware circuit program discussed the choice of the window function, the structure of the filter co
<沧海一粟> 在 2025-07-17 上传 | 大小：235kb | 下载：0