[VHDL编程] PS2_v

说明：1、本工程主要是设计一个键盘的控制模块，2、把键盘链接到实验板上，通过JTAG口把PS2.sof下载到FPGA后，在键盘上的输人则会在实验板上的数码管显示相应的ACSII码。-1, this project is to design a keyboard of the main control module, 2, the keyboard linked to the experimental board through the JTAG port to PS2.sof downloaded t
<merlin> 在 2025-12-23 上传 | 大小：236kb | 下载：0

[VHDL编程] EasyFPGA030-

说明：用EasyFPGA030开发板来实现串口通信接口，通过电脑端发送相应的数据，可以控制板上的LED灯和特定端口电平的变化。 -With EasyFPGA030 development board to implement serial communication interface, through the computer sends the appropriate data, the control panel LED lamp and a specific port-level change
<asfk> 在 2025-12-23 上传 | 大小：236kb | 下载：0

[VHDL编程] FPGA-based-FIR-filter-implementation

说明：基于FPGA的FIR滤波器的实现,提出一种采用现场可编程阵列器件FPGA并利用窗函数法实现线性FIR数字滤波器硬件电路的方案。-FPGA-based FIR filter implementation using field programmable gate array is proposed device FPGA and using the window function method for linear FIR digital filter hardware circuit progr
<doujiang> 在 2025-12-23 上传 | 大小：236kb | 下载：0

[VHDL编程] HSP50214B

说明：数字下变频资料，hsp50214芯片的使用论文-Digital down conversion data, hsp50214
<niuniu> 在 2025-12-23 上传 | 大小：236kb | 下载：0

[VHDL编程] basic_dff

说明：spartan-3e vhdl fpga 输入用滑动按钮代替 输出用led代替-spartan-3e VHDL fpga input with sliding button instead of the output with led instead
<朱飞亚> 在 2025-12-23 上传 | 大小：236kb | 下载：0

[VHDL编程] 8xuanyi

说明：八选一数据选择器，实现对数据的控制与选择-Eight selected a data selector
<韩志红> 在 2025-12-23 上传 | 大小：236kb | 下载：0

[VHDL编程] jiou

说明：设计奇偶校验器，采用VHDL编程，既有奇校验设计，又有偶校验设计-Design parity, VHDL programming, both odd parity Design, but also parity design
<邱陈辉> 在 2025-12-23 上传 | 大小：236kb | 下载：0

[VHDL编程] traffic

说明：实现交通灯的源码，并且在modelsim中仿真通过，测试后程序可行-The source of the traffic lights, and through simulation in modelsim test program feasible
<幻雾> 在 2025-12-23 上传 | 大小：236kb | 下载：0

[VHDL编程] adder-4

说明：4 位加法器实现4个二进制位的相加 方便快捷-4-bit adder 4 binary bits adding quick and easy
<蓝狼> 在 2025-12-23 上传 | 大小：236kb | 下载：0

[VHDL编程] soda_machine_4seg

说明：soda machine，fpga经典项目，自动贩卖机，通过按键投币，四个七段译码管显示总钱数和找回的钱数-soda machine, fpga classic items, vending machines, coin operated by keys, four seven-segment decoder and display the total amount of money of money back
<huangchuchuan> 在 2025-12-23 上传 | 大小：236kb | 下载：0

[VHDL编程] verilog8B10B

说明：verilog HDL语言实现的8B10B程序，经过仿真可运行-8B10B verilog HDL language of the program, through simulation can be run
<王琦> 在 2025-12-23 上传 | 大小：236kb | 下载：0

[VHDL编程] 4_BUZZER_PWM

说明：FPGA通过PWM波控制蜂鸣器产出不同的音调。-FPGA wave PWM control buzzer output by different tones.
<phjiang> 在 2025-12-23 上传 | 大小：236kb | 下载：0