[VHDL编程] reg

说明：Synchronous register (Behavioral representation) - an 8-bit register to store the values of switches SW7-SW0 on the outputs LEDR7-LEDR0 as the key KEY0 is pressed.
<dawnofangry> 在 2025-05-31 上传 | 大小：237kb | 下载：0

[VHDL编程] 3780FFT_IMPLEMENT_by_FPGA

说明：3780点FFT的实现，是关于实现国标调制器的必需程序。对国标调制器的实现很有帮助，支持国标呀，顶-3780 point FFT implementation is on the modulator to achieve the required national standard program. Of GB Modulator helpful support GB Yeah, the top
<王> 在 2025-05-31 上传 | 大小：237kb | 下载：0

[VHDL编程] FPGA_CLOCK

说明：影响FPGA设计中时钟因素的探讨，比较详细，对设计很好帮助-Factors affecting the FPGA design of the clock, more detailed, well-designed to help
<张理> 在 2025-05-31 上传 | 大小：237kb | 下载：0

[VHDL编程] D

说明：这是一个用VHDL实现一个D触发器的程序-This is a VHDL implementation of a D flip-flop process
<joke> 在 2025-05-31 上传 | 大小：237kb | 下载：0

[VHDL编程] FPGA-VHDL-infrared-remote-audio

说明：基于FPGA和VHDL的红外遥控音响的原理图+PCB+收发源程序-FPGA and VHDL-based infrared remote audio transceiver schematic+ PCB+ source
<bsyy> 在 2025-05-31 上传 | 大小：237kb | 下载：0

[VHDL编程] ContadorBCD

说明：Verilog counter 0000 to 9999 with BCD visualization
<groao> 在 2025-05-31 上传 | 大小：237kb | 下载：0

[VHDL编程] WCDMA

说明：WCDMA下行专用物理信道的FPGA实现-WCDMA downlink dedicated physical channel on FPGA
<刘华锋> 在 2025-05-31 上传 | 大小：237kb | 下载：0

[VHDL编程] ad7818_control

说明：本工程是使用Verilog语言，实现了对ad7818采样芯片的灵活控制，包含了原代码和Modelsim仿真程序和仿真结构图-Write by Verilog language.It s the controllor of the ad7818.
<蔡浩聪> 在 2025-05-31 上传 | 大小：237kb | 下载：0

[VHDL编程] reset

说明：关于硬件设计，同步复位和异步复位的区别，有例子-Hardware design, the difference between synchronous reset and asynchronous reset, there are examples
<charley> 在 2025-05-31 上传 | 大小：237kb | 下载：0

[VHDL编程] COUNT10

说明：基于FPGA的一个带有异步复位和同步时钟使能的十进制加法计数器的设计，QuartusII编译通过，采用VHDL语言编写。-Based on FPGA with a reduction of asynchronous and synchronous clock can make the decimal additions counter design, QuartusII compile, USES the VHDL language.
<左云华> 在 2025-05-31 上传 | 大小：237kb | 下载：0

[VHDL编程] digital_freq

说明：数字频率计，具有自动校验和测量两种功能，即能用标准时钟校验、测量精度。-Digital frequency meter, automatic calibration and measurement of two functions, that is, use the standard clock calibration, measurement accuracy.
<张龙> 在 2025-05-31 上传 | 大小：237kb | 下载：0

[VHDL编程] DA_64_FIR(TABLE)

说明：用DA算法实现的64阶FIR滤波器，在QUARTUS下调试通过-DA algorithm achieved 64 order FIR filter
<zxh> 在 2025-05-31 上传 | 大小：237kb | 下载：0