[VHDL编程] rs232

说明：verilog语言编写，RS232通讯程序设计-verilog language, RS232 Communication Program Design
<何沐> 在 2025-06-18 上传 | 大小：8kb | 下载：0

[VHDL编程] Program

说明：该ＶＨＤＬ代码可以烧录进ＧＰＧＡ中完成计步器的计数功能，-The VHDL code can be burned into the pedometer count completed GPGA function
<青争> 在 2025-06-18 上传 | 大小：439kb | 下载：0

[VHDL编程] digital-frequency-meter

说明：数字频率计的设计，1.频率测量范围：1Hz—9999Hz。 2.数字显示位数：4位数字显示。3.被测信号幅度Ui=0.5—5V（正弦波、三角波、方波）。4.测量时间：t≤1.5S-The design of digital frequency meter, 1. Frequency Range: 1Hz-9999Hz. 2. Digital Display digits: 4-digit display. 3. The measured signal amplitude Ui = 0.5-5
<翟明> 在 2025-06-18 上传 | 大小：50kb | 下载：0

[VHDL编程] LCD1602

说明：LCD1602控制器，液晶显示控制模块。VHDL代码。comment是自己加的-LCD1602 controller
<车雪蓉> 在 2025-06-18 上传 | 大小：2kb | 下载：0

[VHDL编程] VHDL

说明：VHDL课件，教程。英文版。introduction，language，hardware design。-VHDL courseware, Lecture notes. English. introduction, language, hardware design.
<车雪蓉> 在 2025-06-18 上传 | 大小：481kb | 下载：0

[VHDL编程] Xilinx_ISE_Tutorial_hdj12

说明：Xilinx_ISE_Tutorial_hdj12，Xilinx练习，Xilinx tutorial。-Xilinx_ISE_Tutorial_hdj12, Xilinx practice, Xilinx tutorial.
<车雪蓉> 在 2025-06-18 上传 | 大小：1.54mb | 下载：0

[VHDL编程] alarm

说明：闹钟设计，VHDL，源代码。 -Alarm clock design, VHDL, the source code.
<车雪蓉> 在 2025-06-18 上传 | 大小：20kb | 下载：0

[VHDL编程] paixu

说明： 给定一个带期限的作业排序问题, n=5, (p1,p2,p3,p4,p5)=(6,3,4,8,5), (t1,t2,t3,t4,t5)=(2,1,2,1,1), (d1,d2,d3,d4,d5)= (3,1,4,2,4), 应用FIFOBB求使总罚款数最小的可行作业集J, 要求:实现对不同作业排序问题实例的求解，问题实例的输入数据存储在case.txt文件中。-Given a scheduling problem with the operation period, n = 5, (p1, p
<zhoukejian> 在 2025-06-18 上传 | 大小：2kb | 下载：0

[VHDL编程] any-timer

说明：有24/60进制的计时功能，又扩展到可以设计成任意进制计时器，简单实用-A 24/60 hex timing function, but also extended to the timer can be designed into any band, simple and practical
<tanqiliang> 在 2025-06-18 上传 | 大小：2kb | 下载：0

[VHDL编程] nixietube

说明：七段数码管显示，通过调整外部频率可在八个数码管上固定显示和轮换显示 -Seven-Segment LED display, by adjusting the external frequency can be fixed at eight digital display and display rotation
<tanqiliang> 在 2025-06-18 上传 | 大小：1kb | 下载：0

[VHDL编程] digital-frequency-meter

说明：VHDL实现的 数字频率计 数字频率合成DDS-VHDL implementation of the digital frequency meter DDS
<zeng32> 在 2025-06-18 上传 | 大小：3kb | 下载：0

[VHDL编程] ad0809vhdl

说明：用vhdl编写的ad0809，不过所实现的不能直接输入模拟信号，而是只能是整数信号-Prepared using vhdl ad0809, but can not be directly implemented by the input analog signal, but can only be an integer signal
<潘牧野> 在 2025-06-18 上传 | 大小：1kb | 下载：0