[VHDL编程] fir_gen

说明：finite impulse response generator verilog code
<zcos123> 在 2025-11-22 上传 | 大小：5kb | 下载：0

[VHDL编程] fir_lms

说明：finite impulse response LMS algorithm verilog code
<zcos123> 在 2025-11-22 上传 | 大小：36kb | 下载：0

[VHDL编程] add_ff8

说明：FPGA adder code flip-flop verilog code -FPGA adder code flip-flop verilog code
<zcos123> 在 2025-11-22 上传 | 大小：4kb | 下载：0

[VHDL编程] cic32

说明：cascaded integrator comb filter 32 verilog code-cascaded integrator comb filter 32 verilog code
<zcos123> 在 2025-11-22 上传 | 大小：4kb | 下载：0

[VHDL编程] cordic

说明：Cordic algorithm implementation in verilog for use in DDS
<zcos123> 在 2025-11-22 上传 | 大小：5kb | 下载：0

[VHDL编程] lcd

说明：DE2-70开发板的LCD控制程序，能直接在DE2-70上运行。版本是quartus 9.0-DE2-70 development board of the LCD control procedures can be directly run on the DE2-70. Version of quartus 9.0
<刘慧> 在 2025-11-22 上传 | 大小：462kb | 下载：0

[VHDL编程] H.264decodeVerilog

说明：基于FPGA的EDA设计技术，用Verilog硬件设计语言解压缩H.264格式的视频压缩文件。-FPGA-based EDA design, using Verilog hardware design language decompress H.264 video compression format file.
<吴文> 在 2025-11-22 上传 | 大小：862kb | 下载：0

[VHDL编程] FPGAandRS232-485VerilogSourcecode

说明：FPGA串行通信口RS232-485构建，RS232和485有选择控制，源程序基于QuartusII6.0用Verilog语言撰写。-FPGA serial communication port RS232-485 build, RS232 and 485 to selectively control, source-based QuartusII6.0 written in Verilog language.
<吴文> 在 2025-11-22 上传 | 大小：113kb | 下载：0

[VHDL编程] dianzimimasuo

说明：采用verilog设计，7段数码管进行输入的显示，在DE-2平台上进行密码锁的实现。-Using verilog design, 7-segment LED display for input in the DE-2 platform on the lock implementation.
<结界小神> 在 2025-11-22 上传 | 大小：1kb | 下载：0

[VHDL编程] jiaotongdeng

说明：这是一个基于DE2开发板的用VHDL语言开发的模拟交通灯系统-This is based on the DE2 board' s language development using VHDL simulation traffic light system
<DS> 在 2025-11-22 上传 | 大小：4.06mb | 下载：0

[VHDL编程] stopwatch

说明：多功能数字秒表，可以实现系统复位，暂停，等计时功能，经验证正确-stopwatch
<laoziqiniu> 在 2025-11-22 上传 | 大小：259kb | 下载：0

[VHDL编程] trffic

说明：交通灯代码 实现交通灯的 控制交换的模拟功能 -traffic light
<laoziqiniu> 在 2025-11-22 上传 | 大小：25kb | 下载：0