[VHDL编程] ep2c35_5_5_fir_test

说明：利用fpga来设计滤波器 计算速度快，可靠性强！滤波效果很好，值得信赖-Filter design using fpga to calculate the speed, reliability! Filter works well, trustworthy
<伍龙> 在 2025-06-08 上传 | 大小：386kb | 下载：0

[VHDL编程] ep2c35_5_6_fft_test

说明：利用fpga来实现快速傅里叶变换，速度快，稳定，计算精确。-Fpga to implement the use of fast Fourier transform, fast, stable and accurate calculations.
<伍龙> 在 2025-06-08 上传 | 大小：786kb | 下载：0

[VHDL编程] VHDL

说明：基于VHDL的分频器,程序源代码中完成对时钟信号CLK的2分频，4分频，8分频，16分频。-The frequency of an points based on VHDL program
<白银河> 在 2025-06-08 上传 | 大小：5kb | 下载：0

[VHDL编程] Digital_VLSI_Design

说明：数字式与 Verilog_A 课本的VLSI设计从硅谷技术学院-Digital VLSI Design with Verilog_A Textbook from Silicon Valley Technical Institute 1402084455.rar
<黃文> 在 2025-06-08 上传 | 大小：9.82mb | 下载：0

[VHDL编程] Digital_Design_with_CPLD

说明：CPLD的数字式设计, CPLD的数字式设计-Digital Design with CPLD
<黃文> 在 2025-06-08 上传 | 大小：7.07mb | 下载：0

[VHDL编程] FPGA-wireless]

说明：FPGA 无线通信方面 各种源码 很好用-FPGA wireless
<liuchao > 在 2025-06-08 上传 | 大小：300kb | 下载：0

[VHDL编程] Frame-synchronization

说明：FPGA 帧同步源代码 调试无错误 ALTERA 平台-fr a me synchronization FPGA
<liuchao > 在 2025-06-08 上传 | 大小：251kb | 下载：0

[VHDL编程] viterbi219

说明：2,1,9)卷积编解码器，译码部分采用Vitebi译码算法，设计使用Verilog HDL语言，在Modelsim平台下仿真通过--(2,1,9) convolutional codec, decoding part decoding algorithm used Vitebi design using Verilog HDL language simulation in ModelSim platform
<matt> 在 2025-06-08 上传 | 大小：10kb | 下载：0

[VHDL编程] multiprocessor

说明：NIOS 多核例程 调试过 4 cpu NIOS 多核例程 调试过 4 cpu-NIOS-core routine over 4 cpu NIOS debug multi-core debug 4 cpu routines
<hanmy> 在 2025-06-08 上传 | 大小：2.48mb | 下载：0

[VHDL编程] DDS

说明：基于FPGA的DDS直接信号合成器，基于Altera CYcloneII系列-DDS direct FPGA-based signal synthesis, based on Altera CYcloneII Series
<郭强> 在 2025-06-08 上传 | 大小：927kb | 下载：0

[VHDL编程] PhaseMeasure

说明：基于Altera FPGA的测频率工程文件，基于逻辑门的测频-The measured frequency of Altera FPGA-based project file, based on the frequency measurement logic gates
<郭强> 在 2025-06-08 上传 | 大小：329kb | 下载：0

[VHDL编程] convcode

说明：基于Modelsim的卷积码(2,1,7)的Verilog实现，采用直接生成-Modelsim-based convolution code (2,1,7) and Verilog implementation of direct generation
<郭强> 在 2025-06-08 上传 | 大小：17kb | 下载：0