[VHDL编程] ex15_logic_analysis

说明：逻辑分析仪用FPGA实现，基于Verilog HDL的程序实现-Logic analyzer using FPGA, Verilog HDL-based programs to achieve
<樊依林> 在 2025-11-22 上传 | 大小：5.63mb | 下载：0

[VHDL编程] 7Seg---LED

说明：VHDL设计实验，实现VHDL设计控制交通灯-VHDL design of experiments, designed to control traffic lights to achieve VHDL
<nick> 在 2025-11-22 上传 | 大小：391kb | 下载：0

[VHDL编程] fp_prj

说明：简单的Testbench设计，对FPGA初学者来说很好用-Simple Testbench design, the FPGA is fine for beginners
<樊依林> 在 2025-11-22 上传 | 大小：137kb | 下载：0

[VHDL编程] keyscanverilog

说明：按键消抖实验，体验用FPGA实现 和用单片机实现的不同-Key debounce experiment, experience, and the use of single-chip FPGA implementation to achieve different
<樊依林> 在 2025-11-22 上传 | 大小：191kb | 下载：0

[VHDL编程] silutongbufujieqi

说明：介绍了有代表性的较简单的四路同步复接器系统程序设计。- Introduced has the representative simple four group synchronized multiple connection system programming.
<慡怡> 在 2025-11-22 上传 | 大小：13kb | 下载：0

[VHDL编程] sin

说明：函数信号发生器，采样深度64，最佳工作频率1K--100KHz-Function generator, sampling depth 64, the best frequency 1K- 100KHz
<xuefj> 在 2025-11-22 上传 | 大小：2.56mb | 下载：0

[VHDL编程] ztj

说明：摩尔状态机检验程序，序列检测器，1100101检测-Moore state machine testing procedures, the sequence detector, 1100101 test
<xuefj> 在 2025-11-22 上传 | 大小：257kb | 下载：0

[VHDL编程] balu

说明：抢答器实验报告，课程设计，毕业设计，MAX+PLUS-Responder lab reports, curriculum design, graduate design, MAX+ PLUS
<xuefj> 在 2025-11-22 上传 | 大小：245kb | 下载：0

[VHDL编程] boxing

说明：波形发生器，有选择模块 可以进行方波 正弦波 脉冲波-Waveform generator, a selection module can be square wave sine pulse
<xuefj> 在 2025-11-22 上传 | 大小：10kb | 下载：0

[VHDL编程] a-new-mthod-of-cic3_decimator

说明：一种CIC滤波器的实现方法，包括以下步骤：将数据信号输入一梳状滤波器组进行滤波，所述梳状滤波器组由若干梳状滤波器级联而成；将滤波后的数据信号输入一保持器；将保持器输出的数据信号经一积分器组输出，所述积分器组由若干积分器级联而成，与所述梳状滤波器组的级数相同。一种CIC滤波器，包括：梳状滤波器组，由若干梳状滤波器级联而成；积分器组，由若干积分器级联而成；保持器，串联在最后一级梳状滤波器的输出端和第一级积分器的输入端之间。-a new method of CIC
<罗辉> 在 2025-11-22 上传 | 大小：1kb | 下载：0

[VHDL编程] oc_i2c_master

说明：IIC总线的控制VHDL源代码以及说明，在Quartus2中能够生成对应的IP核-the IIC bus control VHDL source code and ，Quartus2 can create the corresponding IP in nuclear
<陶文辉> 在 2025-11-22 上传 | 大小：203kb | 下载：0

[VHDL编程] inputoutput

说明：this code is simulation for input and output into VHDL, you can run at ModelSim and see the signal Wave
<rino> 在 2025-11-22 上传 | 大小：1kb | 下载：0