[VHDL编程] sram控制器

说明：基于nios ii 的sram控制器
<jinsam> 在 2010-10-21 上传 | 大小：213.34kb | 下载：0

[VHDL编程] cpld_bus

说明：
<hamlemon> 在 2025-06-08 上传 | 大小：213kb | 下载：0

[VHDL编程] FPGAdesignstudy

说明：介绍了FPGA设计全流程 和一些简单的例子-introduced FPGA design the whole process and some simple examples
<谭建军> 在 2025-06-08 上传 | 大小：213kb | 下载：0

[VHDL编程] FPGA

说明：FPGA设计全流程：Modelsim>>Synplify.Pro>>ISE 第一章 Modelsim编译Xilinx库 第二章 调用Xilinx CORE-Generator 第三章 使用Synplify.Pro综合HDL和内核 第四章 综合后的项目执行 第五章 不同类型结构的仿真-FPGA design of the whole process: Modelsim>> Synplify.Pro>> ISE Chapter Mo
<青岚之风> 在 2025-06-08 上传 | 大小：213kb | 下载：0

[VHDL编程] cunchuqi

说明：存储示波器，功能齐全通过验证，毕业设计用-Storage oscilloscope, a full-featured validated, graduation design
<刘明吉> 在 2025-06-08 上传 | 大小：213kb | 下载：0

[VHDL编程] led

说明：适用于FPGA初学者,一个流水灯的程序,用VERILOG语言写的.-Applicable to FPGA beginners, a procedure for light water, using the Verilog language.
<李> 在 2025-06-08 上传 | 大小：213kb | 下载：0

[VHDL编程] ByteBlasterII_en

说明：ALTERA下载线信息 快点下载吧 有用-ALTERA download line information quickly download it useful
<wangling> 在 2025-06-08 上传 | 大小：213kb | 下载：0

[VHDL编程] Xilinx_FPGA

说明：介绍了FPGA设计全流程：Modelsim>>Synplify.Pro>>ISE-Introduced the entire FPGA design process: Modelsim>> Synplify.Pro>> ISE
<chencheng> 在 2025-06-08 上传 | 大小：213kb | 下载：0

[VHDL编程] wireless_FPGAcode

说明：无线通信模块设计FPGA代码 包括matlab模型文件及verilog源代码-The wireless communication module design including FPGA code matlab verilog model file and source code
<崔琦> 在 2025-06-08 上传 | 大小：214kb | 下载：0

[VHDL编程] svpwm

说明：永磁同步电机的SVPWM，电机的PWM波的产生程序，-Permanent magnet synchronous motor SVPWM, motor PWM wave generation program,
<daiming> 在 2025-06-08 上传 | 大小：214kb | 下载：0

[VHDL编程] CODE-HDL

说明：CODE HDL APPLICATION COUNT
<Chon Lua> 在 2025-06-08 上传 | 大小：214kb | 下载：0

[VHDL编程] UART1

说明：可直接用于zedboard上的串口通信，利用zynq7000的pl部分实现一个简单的UART串口通信(Can be used directly on the zedboard serial communication, the use of zynq7000 PL part of the realization of a simple UART serial communication)
<奥卡姆剃刀 > 在 2025-06-08 上传 | 大小：214kb | 下载：0