[VHDL编程] ddr2

说明：leon3系统中ddr2控制器的相关代码（还包包括存储器的仿真模型），该控制器可以与amba2.0的ahb总线相连，机构比较复杂，代码量很大-ddr2 controller code (package includes the memory of the simulation model) leon3 system, the controller can with amba2.0 the ahb bus connected to more complex institutions, the am
<张鹏> 在 2025-06-08 上传 | 大小：214kb | 下载：0

[VHDL编程] sw_led

说明：一个关于fpga应用的程序，可以帮助初学者较快进入fpga的编程设计。程序比较简单，便于理解，实现了按键识别并点亮相应的数码管-An application program on the fpga, fpga to help beginners quickly into the programming design. Procedure is relatively simple, easy to understand, identify and implement key correspondi
<马腾> 在 2025-06-08 上传 | 大小：214kb | 下载：0

[VHDL编程] configuration_selectmap20110310

说明：实现两个FPGA与PROM之间的通信，PROM先与第一个FPGA通信，然后通过第一个FPGA与第二个FPGA通信-Communication between the two FPGA and PROM, PROM first and FPGA communication, and then through the the first FPGA second FPGA communication
<Shane> 在 2025-06-08 上传 | 大小：214kb | 下载：0

[VHDL编程] develop_Phase_Tracking

说明：基于FPGA实现，OFDM基带通信中的剩余相位检测，具有很好的性能，采用verilog语言。-FPGA-based the remaining OFDM baseband communication phase detection, has a very good performance, verilog language.
<小枫> 在 2025-06-08 上传 | 大小：214kb | 下载：0

[VHDL编程] using-the-gate-light-up-an-LED-lamp

说明：using the gate light up an LED lamp-Experiment 1 a: using the gate light up an LED lamp
<shenyq> 在 2025-06-08 上传 | 大小：214kb | 下载：0

[VHDL编程] decode38

说明：编码器38代码，FPGA实现，语言Verilog编写-Encoder 38 code, FPGA implementation, language Verilog prepared
<谢凯聪> 在 2025-06-08 上传 | 大小：214kb | 下载：0

[VHDL编程] DA_TLC5620

说明：是基于FPGA的5620的数模转换芯片底层的应用程序，希望有用。-Is a digital-analog converter chip underlying the 5620 FPGA-based applications, and I hope useful.
<兰春艳> 在 2025-06-08 上传 | 大小：214kb | 下载：0

[VHDL编程] UART

说明：Verilog HDL编写的串口程序实例，很详细好用的参考代码。针对Xilinx FPGA开发板，在Xilinx ISE编译调试成功，串口开发的经典例程。-Verilog HDL serial program written examples, very good reference code in detail. In view of the Xilinx FPGA development board, in Xilinx ISE compiler debugging success, a s
<韩建平> 在 2025-06-08 上传 | 大小：214kb | 下载：0

[VHDL编程] vga

说明：vga This details a VGA controller component that handles VGA signal timing, written in VHDL for use with CPLDs and FPGAs. Figure 1 illustrates a typical example of the VGA controller integrated into a system. As shown, the VGA controller requires a
<jiang nan> 在 2025-06-08 上传 | 大小：214kb | 下载：0

[VHDL编程] lift1

说明：实现一个负二层到十八层电梯的控制,包括开关门，及开门的时间-Implement a negative second to the 18th floor elevator control
<陈大莉> 在 2025-06-08 上传 | 大小：214kb | 下载：0

[VHDL编程] 21

说明：基于DE1的4位全加器（可视化），通过数码管显示，开关输入实现。-4 bit full adder based on DE1
<陈云成> 在 2025-06-08 上传 | 大小：214kb | 下载：0

[VHDL编程] Digital-system-EDA-test-paper

说明：电子科大数字系统EDA技术期末考试题,13-14年-Digital system EDA test paper of UESTC
<苏仪> 在 2025-06-08 上传 | 大小：214kb | 下载：0