资源列表

« 1 2 ... .97 .98 .99 .00 .01 2002.03 .04 .05 .06 .07 ... 4310 »

[VHDL编程maxII16_cpu

说明:maxII16_cpu,altera的maxII系列的16位cpu-maxII16_cpu, altera the maxII series of 16 cpu
<lrt> 在 2025-06-07 上传 | 大小:215kb | 下载:0

[VHDL编程PS2

说明:单片机连接ps2键盘源码,应用于C51单片机-Singlechip ps2 keyboard connected source, applies to single-chip microcomputer C51
<chen> 在 2025-06-07 上传 | 大小:215kb | 下载:0

[VHDL编程17869352ModelSim

说明:仿真 完美教程 初学者的首选书籍 有其他需要 请MAIL :chengdan1987@126.com-Simulation perfect choice for beginners tutorial books have other needs, please MAIL: chengdan1987@126.com
<程丹> 在 2025-06-07 上传 | 大小:215kb | 下载:0

[VHDL编程sopccomponent

说明:sopc builder元件实例使用及相关源码-sopc builder examples of the use of components and related source
<shenhuan> 在 2025-06-07 上传 | 大小:215kb | 下载:0

[VHDL编程LED-ZOU-MA-DENG

说明:这是基于ALTERA MAX系列低端FPGA开发板的LED走马灯源文件。压缩包包含了可以运行的整个工程。环境为QUARTUS II。-This is based ALTERA MAX series low-end FPGA development board LED lantern source files. Compressed packet contains the entire project can run. Environment QUARTUS II.
<石同享> 在 2025-06-07 上传 | 大小:216kb | 下载:0

[VHDL编程A8255

说明:Altera Quartus Megacore of A8255 (3x8Bit PIO). Published by Altera for free after the IP Megacore portfolio has changed.
<Markus> 在 2025-06-07 上传 | 大小:216kb | 下载:0

[VHDL编程motostep-code

说明:基于FPGA的步进电机程序,非常适合初级菜鸟学习使用入门程序,欢迎大家下载学习-FPGA stepper motor program based on primary rookie, very suitable for learning to use entry procedures, are welcome to download the learning
<zhang yang> 在 2025-06-07 上传 | 大小:216kb | 下载:0

[VHDL编程3weishuru8weishuchuyimaqi

说明:fpga基本操作程序3位输入8位输出译码器-Bao Kun ╃ fpga Ebanmuyou Tongtizipin
<黄艳虎> 在 2025-06-07 上传 | 大小:216kb | 下载:0

[VHDL编程Verilog-HDL-Coding

说明:Motorala推荐的Verilog代码规范。对于VerilogHDL语言编写很有借鉴意义。-Motorala recommended Verilog code specifications. VerilogHDL language is useful for reference.
<> 在 2025-06-07 上传 | 大小:216kb | 下载:0

[VHDL编程BCDma-verilog

说明:二进制转bcd码,很好理解,适合新手用,可以学习学习-Bcd binary switch code, well understood, suitable for novice
<changrenhe> 在 2025-06-07 上传 | 大小:216kb | 下载:0

[VHDL编程scrambler

说明:Verilog编写的ADC加扰程序(scrambler)里边附有加扰器的说明,实验可以把数据打散,可自行写testbench测试-Verilog prepared by the ADC scrambled program (scrambler) inside with scrambler descr iption, experimental data can be broken up, write their own testbench test
<王红伟> 在 2025-06-07 上传 | 大小:216kb | 下载:0

[VHDL编程pipelined_fft_256

说明:verilog编写的并行256点fft代码(Verilog prepared parallel 256 points fft code)
<lionsde > 在 2025-06-07 上传 | 大小:216kb | 下载:0
« 1 2 ... .97 .98 .99 .00 .01 2002.03 .04 .05 .06 .07 ... 4310 »

源码中国 www.ymcn.org