[VHDL编程] filter 代码

说明：用verilog实现滤波器的功能，通过软件综合仿真，在利用FPGA实现-using Verilog filter function to achieve through integrated simulation software, the use of FPGA
< 龙明> 在 2025-06-07 上传 | 大小：217kb | 下载：0

[VHDL编程] miniMIPS

说明：这是一个基于mips-I结构的处理器,32bit,冯诺依曼结构-This is based on a MIPS- I structure of the processor, 32bit, von Neumann structure
<tsm998> 在 2025-06-07 上传 | 大小：217kb | 下载：0

[VHDL编程] LAB-1

说明：用组合电路实现的ROM,编程环境为QUARTUS II，verilog编写的例程。-The combinational circuit ROM programming environment QUARTUS II, verilog written routines.
<李娟> 在 2025-06-07 上传 | 大小：218kb | 下载：0

[VHDL编程] FPGA-

说明：FPGA实现串行接口 RS232,包括RS232是怎样工作的，如何产生需要的波特率，发送模块，接收模块，应用实例-FPGA Implementation of serial interface RS232, RS232, including how it works, how to produce the desired baud rate, transmit module, receiver module, application examples
<陈静> 在 2025-06-07 上传 | 大小：218kb | 下载：0

[VHDL编程] UART-finite-state-machine

说明：基于Verilog语言的，用有限状态机实现Uart，很实用-UART design based on finite state machine
<黎杰> 在 2025-06-07 上传 | 大小：218kb | 下载：0

[VHDL编程] Taxi-meter

说明：出租车计费器。VHDL。quartus ii 编译通过。代码正确可用。-Taxi meter。VHDL。quartus ii compiled. Correct code is available.
<ecnu> 在 2025-06-07 上传 | 大小：218kb | 下载：0

[VHDL编程] Phone-Call-Meters-by-Quartus9.2

说明：本次设计主要基于FPGA器件完成了一个IC电话计费器的设计，其能够显示用户IC的卡值余额，并能够根据用户当前的话务种类和通话时间进行扣费，并将用户的实时余额和通话时间通过4位LED七段显示器显示出来。整个设计过程采用自顶向下的分块设计方法，即将整个电话计费系统分为电话计费、计时模块和显示模块两大模块，其各模块的实现是基于QuartusⅡ9.2平台使用DE0硬件描述语言编程实现的。-This design is mainly based FPGA devices completed a telep
<王渊> 在 2025-06-07 上传 | 大小：218kb | 下载：0

[VHDL编程] Lab5_x7seg

说明：7段显示管的设计与实现.nexy3开发板。在2个7段显示管上显示一个2位的十六进制数，本实验中用Verilog语句来描述。-Xilinx ISE 12.3.nexy3.
<penglx1803> 在 2025-06-07 上传 | 大小：218kb | 下载：0

[VHDL编程] uart-verilog

说明：Uart的设计，Verilog语言，包含设计文档。-Uart design, Verilog language, including design documentation.
<> 在 2025-06-07 上传 | 大小：218kb | 下载：0

[VHDL编程] Verilog_02

说明：Verilog Golden Reference Guide
<Steven> 在 2025-06-07 上传 | 大小：218kb | 下载：0

[VHDL编程] Altera-Cyclone-V-Memory

说明：Altera Cyclone V FPGA中的高效能硬核Memory控制器-Altera Cyclone V FPGA ddr3 Memory control
<jiajunxian> 在 2025-06-07 上传 | 大小：218kb | 下载：0

[VHDL编程] cpld

说明：使用cpld完成多个串口切换通信，能够完成快速通信，已经完成验证-Using CPLD to complete multiple serial communication
<zhang> 在 2025-06-07 上传 | 大小：218kb | 下载：0