[VHDL编程] serial

说明：程序实现fpga与pc机的通讯，verilog语言-Program realization fpga with the PC communications, verilog language
<白羽> 在 2025-06-07 上传 | 大小：3kb | 下载：0

[VHDL编程] verilog

说明：verilog应用非常全的例子，里面包含了几乎所有的应用例子，是您学习FPGA的非常好的源码-verilog example of application is very wide, which contains almost all of the application examples, you learn a very good source of FPGA
<yu> 在 2025-06-07 上传 | 大小：95kb | 下载：0

[VHDL编程] SDRAM

说明：verilog语言对SDRAM读写时序的描述，采用状态机结构实现的读写功能-timing of the SDRAM read and write verilog language descr iption, a state machine structure to achieve read and write capabilities
<> 在 2025-06-07 上传 | 大小：3kb | 下载：0

[VHDL编程] FIFO

说明：此程序为verilog语言，实现的功能为FIFO功能，包括三个部分，分别实现不同的功能。-This program is verilog language, functions as a FIFO function, consists of three parts, respectively, to achieve different functions.
<> 在 2025-06-07 上传 | 大小：3kb | 下载：0

[VHDL编程] mcrmc

说明：风电发电中无功补偿控制板ＣＰＬＤ程序的编写，主要配合ＤＳＰ和ＡＲＭ进行时序控制，以及PWM波的产生。-Wind power generation in the CPLD control panel reactive power compensation procedures for the preparation, mainly with the DSP and ARM timing control, and PWM wave generation.
<> 在 2025-06-07 上传 | 大小：3kb | 下载：0

[VHDL编程] 4fenpin

说明：实现脉冲源A，B相4分频并实现4路计数功能。-Achieve pulse source A, B phase is divided by 4 and 4 to achieve counting.
<尹秀清> 在 2025-06-07 上传 | 大小：672kb | 下载：0

[VHDL编程] FT245

说明：在FPGA实现一个与外围USB FIFO 通信的FIFO控制核-The FPGA to implement a communication with the external USB FIFO FIFO control nuclear
<欧阳飞> 在 2025-06-07 上传 | 大小：1kb | 下载：0

[VHDL编程] demo2-seg1

说明：vhdl demo of 7seg of ALTERA BOARD
<aaa> 在 2025-06-07 上传 | 大小：597kb | 下载：0

[VHDL编程] demo13-mux_vhdl

说明：vhdl demo of mux using altera board
<aaa> 在 2025-06-07 上传 | 大小：161kb | 下载：0

[VHDL编程] 19-PS2

说明：单片机与键盘鼠标标准接口应用编程，keil环境开发。欢迎下载。-SCM and the standard keyboard and mouse interface, application programming, keil environmental development. Welcome to download.
<zdong> 在 2025-06-07 上传 | 大小：53kb | 下载：0

[VHDL编程] MSP430-foundation-program-summary

说明：MSP430基础程序汇总，包括：I/O端口、基础时钟模块、TimerA/B、UART、看门狗定时器、比较器、FLASH、ADC等-MSP430-based summary of the program, including: I/O ports, the basic clock module, TimerA/B, UART, watchdog timer, comparators, FLASH, ADC, etc.
<天下> 在 2025-06-07 上传 | 大小：463kb | 下载：0

[VHDL编程] verilog_fsm

说明：State Machine Design Techniques for Verilog and VHDL
<mwafa> 在 2025-06-07 上传 | 大小：117kb | 下载：0