资源列表
[VHDL编程] Electronic-clock
说明:八位数码管显示电子时钟,显示年、月、日、星期,还有闹钟、整点报时的功能-Eight of the digital electronic clock, shows that the year, month, day, week, and alarm clock, the function of the time on the hour<mark> 在 2025-06-07 上传 | 大小:11kb | 下载:0
[VHDL编程] dds_quicklogic
说明:dds 源代码 verilog 很有意义-dds dds verilog source code makes sense<changyounghoo> 在 2025-06-07 上传 | 大小:22kb | 下载:0
[VHDL编程] verilog
说明:verilog verilog+十大基本功能 很实用,入门加提高,经验-verilog verilog+ ten basic functions very practical, entry-plus increase, experience<changyounghoo> 在 2025-06-07 上传 | 大小:1.56mb | 下载:0
[VHDL编程] projetb
说明:it is a project for the organisation of a carrefour in the street. it is compsed of many functions.<khaledgharbi> 在 2025-06-07 上传 | 大小:253kb | 下载:0
[VHDL编程] se2
说明:This a program to work with a lcd of nokia and a ethernet interface, its unable to active as desative ports with http interface-This is a program to work with a lcd of nokia and a ethernet interface, its unable to active as desative ports with http i<claudio> 在 2025-06-07 上传 | 大小:20.62mb | 下载:0
[VHDL编程] sixiangzaibosheji
说明: 本代码采用Altera公司的FPGA为主控芯片,以开发软件QuartusⅡ为工具。采用EDA设计中的自顶向下与层次式设计方法使用精简的DDS算法完成了输入为14MHz,输出四路频率为70MHz的四相序正弦载波(相位分别为0°、90°、180°、270°)的设计。利用Verilog HDL语言进行了程序设计并用QuartusⅡ对设计进行了仿真,验证了其正确性。-DDS algorithm with simplified input for the completion of 14MHz, 70M<biyuming> 在 2025-06-07 上传 | 大小:5kb | 下载:0
[VHDL编程] Low-Power-Methodology-Manual-For-System-On-Chip-D
说明:VMM for Low Power\implement_multi-Volt Methodology<steven chen> 在 2025-06-07 上传 | 大小:3.37mb | 下载:0