资源列表
[VHDL编程] stepmotor-paper-
说明:基于 FPGA 设计的步进电机控制系统 -FPGA-based stepper motor control system design<wuzhongpeng> 在 2025-06-06 上传 | 大小:184kb | 下载:0
[VHDL编程] qiangdaqi
说明:吉大短学期CPLD实习程序 设计一个 4 路抢答器,当按下抢答键开始抢答,设置 4 个按键作为 4 路抢答开关,4 个LED 作为抢答显示,一旦抢答成功,蜂鸣器发声,与抢答开关对应的 LED 亮 -Chittagong short term internship program CPLD design a 4-way Responder, Responder to start when you press the answer in, set the four keys as the a<吴琦轩> 在 2025-06-06 上传 | 大小:184kb | 下载:0
[VHDL编程] FPGASquare-RootRaised-CosineFilter
说明:数字通信系统中, 基带信号的频谱一般较宽, 因此 传递前需对信号进行成形处理, 以改善其频谱特性,使 得在消除码间干扰与达到最佳检测接收的前提下,提高信道的频带利用率。目前,数字系统中常使用的波形成形滤波器有平方根升余弦滤波器、 高斯滤波器等。设计方法有卷积法或查表法, 其中: 卷积法的实现,需要消耗大量的乘法器与加法器,以构成具有一定延时的流水线结构。为降低硬件消耗,文献提出了一种分-FPGA Implementation of Square Root Raised Cosine Pu<xing> 在 2025-06-06 上传 | 大小:184kb | 下载:0
[VHDL编程] Multirate-Filter-FPGAs-Using-MATLAB
说明:fpga无线通信多率滤波器设计-fpga design about multi-rate filter about wireless communication<hut> 在 2025-06-06 上传 | 大小:184kb | 下载:0
[VHDL编程] Adaptive-digital-filter
说明:自适应数字滤波器中乘法器的硬件设计,用VHDL语言实现自适应数字滤波器。-Adaptive digital filter in multiplier hardware design, using VHDL language adaptive digital filter.<doujiang> 在 2025-06-06 上传 | 大小:184kb | 下载:0
[VHDL编程] dcs_vhdl_coding_rules_es_v4_4
说明:VHDL coding rules from tampere university<xxx> 在 2025-06-06 上传 | 大小:184kb | 下载:0
[VHDL编程] 3_8-decoder
说明:CPLD EPM1270 VHDL 3-8译码器。-CPLD EPM1270 VHDL 3-8 decoder.<丹丹> 在 2025-06-06 上传 | 大小:184kb | 下载:0