[VHDL编程] fpga加密设计方法

说明：FPGA加密的方法，对于那些需要加密自己的vhdl源代码的人来说，很有用-FPGA encryption methods for those who need to encrypt their VHDL source code in a way, very useful
<陶伟炯> 在 2025-06-07 上传 | 大小：183kb | 下载：0

[VHDL编程] PL_FSK

说明：数字通信系统通信系统调制解调（PL_FSK）VHDL建模，包括发送和接受模块-Digital Communication System Communication System modulation and demodulation (PL_FSK) VHDL modeling, including sending and receiving modules
<万金油> 在 2025-06-07 上传 | 大小：183kb | 下载：0

[VHDL编程] dianzi_vhdl

说明：高等电子技术的EDA部分，内部还有一个dds的vhdl代码，我参考该代码，实现了10位和8位的dds，在EPF10K10TC144-4芯片验证通过。-Advanced electronic technology EDA part of a dds within the VHDL code, I make reference to the code, achieved a 10 and 8 of the dds, in EPF10K10TC144-4 chip verification throu
<eroad > 在 2025-06-07 上传 | 大小：183kb | 下载：0

[VHDL编程] LOCK

说明：以QuatusⅡ为平台，采用VHDL语言实现数字密码锁的功能，可以仿真实现。-To Quatus Ⅱ as a platform, the use of VHDL language digital code lock function, you can realize simulation.
<cheng sonja> 在 2025-06-07 上传 | 大小：183kb | 下载：0

[VHDL编程] Document

说明：I2C 控制器的 Verilog的PDF文件-I2C controller Verilog the PDF document
<杜丽丽> 在 2025-06-07 上传 | 大小：183kb | 下载：0

[VHDL编程] vhdl

说明：ps2 vhdl 实现键盘输入 数码管显示ascii码-ps2 vhdl
<建宁 > 在 2025-06-07 上传 | 大小：183kb | 下载：0

[VHDL编程] VHDL

说明： 微波炉定时控制器的设计,已成功经过调试,并有相应的课程设计报告-Microwave oven controller design from time to time, after successfully testing and a corresponding report of the curriculum design
<林君霞 > 在 2025-06-07 上传 | 大小：183kb | 下载：0

[VHDL编程] verilog

说明：verilog代码，对学习有很大帮助-verilog code of great help in learning. . . . . . . . . . . . . .
<bruce> 在 2025-06-07 上传 | 大小：183kb | 下载：0

[VHDL编程] Example7

说明： 一个基于FPGA的步长可变加减计数器的小程序，时钟输入，增、减控制信号，转换结果。-An FPGA-based variable step-down counter applet, a clock input, add, subtract control signal, the conversion result.
<卢进> 在 2025-06-07 上传 | 大小：184kb | 下载：0

[VHDL编程] CLA4

说明：Carry look a head adder Verilog
<bakka> 在 2025-06-07 上传 | 大小：184kb | 下载：0

[VHDL编程] SRIO-phy-code

说明：SRIO接口物理层的实现代码，非常复杂，完全自己用verilog编写，支持5G速率，可以作为开发参考-SRIO interface implementation code, the physical is very complex, completely written in verilog, support rate of 5 g, will be helpful to the development
<小刚> 在 2025-06-07 上传 | 大小：184kb | 下载：1

[VHDL编程] dled

说明：用于动态数码管显示实验，可以看到动态数码管显示 -Dynamic digital display experiment
<王鸿雪> 在 2025-06-07 上传 | 大小：184kb | 下载：0