[VHDL编程] EEPROMVerilog-HDL

说明：EEPROM的Verilog HDL源代码，代码全-EEPROM of the Verilog HDL source code, code all. . . . . . . .
<tangtso> 在 2025-06-23 上传 | 大小：513kb | 下载：0

[VHDL编程] SPI_Port

说明：VHDL 实现SPI接口、并行数据输入，SPI接口数据输出。-VHDL to implement the SPI interface, the parallel data input, SPI interface data output.
<Liu> 在 2025-06-23 上传 | 大小：1kb | 下载：0

[VHDL编程] counter4

说明：四位数码管计数，可以从0000一直计数到9999，用七段数码管显示。- 4 data counter，you can use it to count from 0 to 9999.
<jarry lee> 在 2025-06-23 上传 | 大小：1kb | 下载：0

[VHDL编程] 7.5.0

说明：利用汇编语言，QUARTUS ii软件编写的模拟CPU工作原理的一个程序。主要功能有寄存器，存储器，总线的工作方式的模拟-The use of assembly language, QUARTUS ii software development, simulation of a CPU works program. Main function registers, memory, bus simulation work
<王大力> 在 2025-06-23 上传 | 大小：153kb | 下载：0

[VHDL编程] FPGA-based-FIR-filter-implementation

说明：基于FPGA的FIR滤波器的实现,提出一种采用现场可编程阵列器件FPGA并利用窗函数法实现线性FIR数字滤波器硬件电路的方案。-FPGA-based FIR filter implementation using field programmable gate array is proposed device FPGA and using the window function method for linear FIR digital filter hardware circuit progr
<doujiang> 在 2025-06-23 上传 | 大小：236kb | 下载：0

[VHDL编程] A-digital-correlator

说明：数字相关器具有很强的信号处理能力，是通信系统中常用的一种部件。-Digital correlator has a strong signal processing, is commonly used as a communication system components.
<doujiang> 在 2025-06-23 上传 | 大小：294kb | 下载：0

[VHDL编程] Adaptive-digital-filter

说明：自适应数字滤波器中乘法器的硬件设计，用VHDL语言实现自适应数字滤波器。-Adaptive digital filter in multiplier hardware design, using VHDL language adaptive digital filter.
<doujiang> 在 2025-06-23 上传 | 大小：184kb | 下载：0

[VHDL编程] source

说明：FPGA驱动八位数码管，做为16进制计数器。-16 counter,using verilog HDL
<THOMAS> 在 2025-06-23 上传 | 大小：10kb | 下载：0

[VHDL编程] ecpu_alu

说明：This a code describing the arithematic logic unit of any device. It performs operations such as addition subtraction and logic operations too. It is coded in verilog.-This is a code describing the arithematic logic unit of any device. It performs ope
<Ali Khalid> 在 2025-06-23 上传 | 大小：1.63mb | 下载：0

[VHDL编程] src

说明：七位表决器 非常好的程序 欢迎免费下载-Seven voting very good welcome to download the program
<彭浩> 在 2025-06-23 上传 | 大小：3kb | 下载：0

[VHDL编程] Wave

说明：波形发生器可产生正弦波余弦波方波由DDS原理产生-Cosine waveform generator can produce sine wave square wave generated by the DDS principle
<何恒盛> 在 2025-06-23 上传 | 大小：3kb | 下载：0

[VHDL编程] FPGA-RAM-Verilog

说明：用Verilog语言编写的FPGA，对波形数据用RAM存储-Using Verilog language FPGA, using the waveform data stored in RAM
<何恒盛> 在 2025-06-23 上传 | 大小：4.62mb | 下载：0