[VHDL编程] ad7715-5

说明：AD 16 bit adc manual ad7715
<Niko> 在 2026-01-11 上传 | 大小：422kb | 下载：0

[VHDL编程] My_DHT11_UART

说明：zigbee模块中cc2430的温湿度的数据采集-In cc2430 data collection
<林路锋> 在 2026-01-11 上传 | 大小：55kb | 下载：0

[VHDL编程] the-design-of-rapidio

说明：本书主要讲解了rapidio的设计思路极其设计方法，对数字通信的同学有帮战-the design of rapidio
<lishaolong> 在 2026-01-11 上传 | 大小：4.21mb | 下载：0

[VHDL编程] codes-on-lcd

说明：for lcd code animated
<Siraj Fulum> 在 2026-01-11 上传 | 大小：50kb | 下载：0

[VHDL编程] ps2_keyboard

说明：THIS THE WHOLE SOURCE CODE OF ONE PS2 KEY REASE THAT YOU CAN TRY
<urga turg> 在 2026-01-11 上传 | 大小：3kb | 下载：0

[VHDL编程] raksd

说明：assignment ramrameshrahul
<ramu> 在 2026-01-11 上传 | 大小：98kb | 下载：0

[VHDL编程] ppmencoder

说明：一个八位的并行输入，串行输出的编码器；带有开头结尾帧。-It is an encode with eight palallel input and a serial output.
<Liu Dang> 在 2026-01-11 上传 | 大小：1kb | 下载：0

[VHDL编程] inverter422

说明：延时小，功耗小的反相器链设计。HSPICE 仿真网单，。25um工艺-less delay ,low power consumption.
<Liu Dang> 在 2026-01-11 上传 | 大小：1kb | 下载：0

[VHDL编程] SecondDelay

说明：verilog源代码。 秒倒计时Verilog设计（倒计时秒数可设置），可根据系统时钟更改参数。 -verilog source code，to implement the second counter, with the second number as a parameter.
<李海华> 在 2026-01-11 上传 | 大小：2kb | 下载：0

[VHDL编程] machine-design-

说明：状态机实现序列检测器的设计，了解一般状态机的设计与应用-State machine to implement sequence detector design, understand the general state machine design and application
<李月兰> 在 2026-01-11 上传 | 大小：72kb | 下载：0

[VHDL编程] mod3

说明：verilog源代码，实现两种方法的模3运算。-verilog source code，to implement the calculation of mod-3 by two means.
<李海华> 在 2026-01-11 上传 | 大小：1kb | 下载：0

[VHDL编程] rom_verilog

说明：verilog 源代码，非常简单的一种ROM的可综合的写法，适合新手学习之用。-verilog source code，simply implementation of ROM with synthesisable coding-sytle， special for the beginners.
<李海华> 在 2026-01-11 上传 | 大小：1kb | 下载：0