[VHDL编程] verilog-hdl

说明：verilog hdl quartues-硬件描述语言， 数字系统设计，设计数字系统，灵活方便，更改方便，设计流程时间段
<陈晨> 在 2026-01-12 上传 | 大小：5kb | 下载：0

[VHDL编程] vga

说明：vga设计,实现横/竖/混合图象,混合编排,直接使用.-The design of vga,to acchive imags of differents arrages.
<王达到> 在 2026-01-12 上传 | 大小：1kb | 下载：0

[VHDL编程] CPU-source-code

说明：CPU设计代码，包括单周期CPU，多周期CPU，流水线CPU及相关ALU组件。-CPU design code, including single-cycle CPU, multi-cycle CPU, ALU pipeline CPU and related components.
<> 在 2026-01-12 上传 | 大小：102kb | 下载：0

[VHDL编程] ARM_ALU

说明：ARM ALU设计，包含相应的VHDL文件及设计所用到的Visio图。-ARM ALU design, the VHDL file that contains the appropriate use and design of the Visio diagram.
<> 在 2026-01-12 上传 | 大小：801kb | 下载：0

[VHDL编程] new_bord_TX_10bitX2_2_5G

说明：Xilinx VirtexII-pro 的开发板工程文件，它是在ISE开发环境中实现的。连接有RAM、串口、LED灯、Camera-link接口等，实现的从工业相机到光缆的转换。-xilinx virtex2-pro project,camera-link
<姓名> 在 2026-01-12 上传 | 大小：3.5mb | 下载：0

[VHDL编程] digtal_clock

说明：基于fpga的数字钟, quartus II 环境-digtal clock implement on fpga
<mend> 在 2026-01-12 上传 | 大小：54kb | 下载：0

[VHDL编程] dds

说明：基于Verilog HDL的DDS设计与仿真-Verilog HDL-based design and simulation of DDS
<mend> 在 2026-01-12 上传 | 大小：306kb | 下载：0

[VHDL编程] freq_div

说明：用verilog实现基于fpga的通用分频器，-Divider using verilog achieve common
<mend> 在 2026-01-12 上传 | 大小：67kb | 下载：0

[VHDL编程] PLL_12MHz

说明：用verilog语言制作一个PLL，这个PLL可以将频率除频到12MHZ，将PLL除频成12MHZ输出-Verilog language production with a PLL, the PLL frequency divider can be to 12MHZ, 12MHZ into the PLL output divider
<郑先生> 在 2026-01-12 上传 | 大小：54kb | 下载：0

[VHDL编程] uart

说明：XILINX参考设计，uart，包括modelsim测试代码-XILINX reference design, uart, including modelsim test code
<mend> 在 2026-01-12 上传 | 大小：29kb | 下载：0

[VHDL编程] CPLD-8051-Micorcontroller-Interface

说明：CPLD 与8051总线接口设计，XILINX参考设计-CPLD and 8051 bus interface, XILINX reference design
<mend> 在 2026-01-12 上传 | 大小：162kb | 下载：0

[VHDL编程] traffic_light

说明：基于VHDL的交通灯，状态机实现,FPGA参考小程序-VHDL-based traffic lights, the state machine to achieve
<mend> 在 2026-01-12 上传 | 大小：3kb | 下载：0