[VHDL编程] light1

说明：这个文件是基于单片机的智能照明系统程序，包括了液晶显示，led数码管显示，pwm波的占空比，温度传感，时钟芯片等，这里给的只是程序部分，硬件部分还需读者自行搭建-This document is based on SCM s intelligent lighting system procedures, including a liquid crystal display, led digital tube display, pwm wave of duty cycle, temperature
<吴旭峰> 在 2025-06-26 上传 | 大小：109kb | 下载：0

[VHDL编程] yingjiandianziqin

说明：实现电子琴播放 数码管显示 附带实验解说和指导-shixiandianziqinbofang shumaguanxianshi
<xiaolangyeye> 在 2025-06-26 上传 | 大小：20kb | 下载：0

[VHDL编程] plj0000

说明：基于单片机AT89c51的频率计，用8位数码管显示！-Based on single-chip AT89c51 frequency counter, with 8 digital tube display!
<张赞> 在 2025-06-26 上传 | 大小：119kb | 下载：0

[VHDL编程] FIRlvboqide-VHDLyuandaima

说明：基于FPGA的通用FIR滤波器的VHDL的源代码-Based on FPGA general of FIR filters of VHDL source code
<紫微> 在 2025-06-26 上传 | 大小：4kb | 下载：0

[VHDL编程] jiyu-FPGA-chaochengboxinhaochuli

说明：了降低超声波流量检测过程中噪声对检测精度的影响，采用FPGA器件构建了FIR滤波器，并提出一种新颖的查表法替代滤波器中的乘法运算-In order to reduce the flow in the process of ultrasonic testing noise on the influence of the precision, based on FPGA device constructed the FIR filter, and put forward a novel queryi
<紫微> 在 2025-06-26 上传 | 大小：132kb | 下载：0

[VHDL编程] verilog-hdl

说明：verilog hdl quartues-硬件描述语言， 数字系统设计，设计数字系统，灵活方便，更改方便，设计流程时间段
<陈晨> 在 2025-06-26 上传 | 大小：5kb | 下载：0

[VHDL编程] vga

说明：vga设计,实现横/竖/混合图象,混合编排,直接使用.-The design of vga,to acchive imags of differents arrages.
<王达到> 在 2025-06-26 上传 | 大小：1kb | 下载：0

[VHDL编程] CPU-source-code

说明：CPU设计代码，包括单周期CPU，多周期CPU，流水线CPU及相关ALU组件。-CPU design code, including single-cycle CPU, multi-cycle CPU, ALU pipeline CPU and related components.
<> 在 2025-06-26 上传 | 大小：102kb | 下载：0

[VHDL编程] ARM_ALU

说明：ARM ALU设计，包含相应的VHDL文件及设计所用到的Visio图。-ARM ALU design, the VHDL file that contains the appropriate use and design of the Visio diagram.
<> 在 2025-06-26 上传 | 大小：801kb | 下载：0

[VHDL编程] new_bord_TX_10bitX2_2_5G

说明：Xilinx VirtexII-pro 的开发板工程文件，它是在ISE开发环境中实现的。连接有RAM、串口、LED灯、Camera-link接口等，实现的从工业相机到光缆的转换。-xilinx virtex2-pro project,camera-link
<姓名> 在 2025-06-26 上传 | 大小：3.5mb | 下载：0

[VHDL编程] digtal_clock

说明：基于fpga的数字钟, quartus II 环境-digtal clock implement on fpga
<mend> 在 2025-06-26 上传 | 大小：54kb | 下载：0

[VHDL编程] dds

说明：基于Verilog HDL的DDS设计与仿真-Verilog HDL-based design and simulation of DDS
<mend> 在 2025-06-26 上传 | 大小：306kb | 下载：0