资源列表

« 1 2 ... .71 .72 .73 .74 .75 2576.77 .78 .79 .80 .81 ... 4310 »

[VHDL编程FORWARD_SMOOTHNESS_MUSIC

说明:前向空间平滑MUSIC算法的MATLAB程序,对刚接触这个领域的朋友很实用-Spatial Smoothing in MUSIC Algorithm
<邓豪> 在 2026-01-11 上传 | 大小:1kb | 下载:0

[VHDL编程EDAshuzimiaobiao

说明:EDA数字秒表 一、总体设计要求: 设计一个数字秒表,共有6位输出显示,分别为百分之一秒、十分之一秒、秒、十秒、分、十分;秒表的最大计数容量为60分钟,当计时达60分钟后,蜂鸣器报警;秒表还需有一个启动信号和一个归零信号,以便秒表能随意启停及归零。 二、技术要点: 1.秒表的逻辑结构主要由显示译码器、分频器、十进制计数器、六进制计数器和报警器组成。 2.最关键的是精确的100Hz计时脉冲如何获得,可由高频时钟信号经分频得到; 3.设计时钟扫描模块seltime和显示译码器
<枫叶儿2012> 在 2026-01-11 上传 | 大小:900kb | 下载:0

[VHDL编程counternew

说明:counter program in verilog
<Senthil> 在 2026-01-11 上传 | 大小:234kb | 下载:0

[VHDL编程nand

说明:nand program in verilog
<Senthil> 在 2026-01-11 上传 | 大小:997kb | 下载:0

[VHDL编程Traffic_Light

说明:traffic lifght in verilog
<Senthil> 在 2026-01-11 上传 | 大小:130kb | 下载:0

[VHDL编程CarryLA_Adder

说明:carry look ahead adder in verilog
<Senthil> 在 2026-01-11 上传 | 大小:44kb | 下载:0

[VHDL编程Sequence_detector

说明:sequence detector in verilog
<Senthil> 在 2026-01-11 上传 | 大小:113kb | 下载:0

[VHDL编程lookahead-adder

说明:Quartus环境下的超前进位加法器的编写代码,适合初学数字逻辑设计的学习-Lookahead adder in Quartus
<陈轶博> 在 2026-01-11 上传 | 大小:289kb | 下载:0

[VHDL编程Successive-binary-adder

说明:Quartus环境下的逐次进位加法器的编写代码,适合初学数字逻辑设计的学习-Successive binary adder in Quartus
<陈轶博> 在 2026-01-11 上传 | 大小:265kb | 下载:0

[VHDL编程MUX

说明:Quartus环境下多路选择器的编写代码,适合初学数字逻辑设计的进行学习-MUX in Quartus
<陈轶博> 在 2026-01-11 上传 | 大小:248kb | 下载:0

[VHDL编程Multi-decoder

说明:Quartus环境下多路选择器的编写代码,适合初学数字逻辑设计的进行学习-Multi-decoder in Quartus
<陈轶博> 在 2026-01-11 上传 | 大小:549kb | 下载:0

[VHDL编程elimination_competitionaadventure

说明:数字逻辑设计中,竞争冒险的消除方法及对应代码~为Quartus环境下开发~-The elimination of competition and adventure
<陈轶博> 在 2026-01-11 上传 | 大小:498kb | 下载:0
« 1 2 ... .71 .72 .73 .74 .75 2576.77 .78 .79 .80 .81 ... 4310 »

源码中国 www.ymcn.org