[VHDL编程] alarm

说明：vhdl alarm design code-vhdl alarm design code
<murali krishna> 在 2024-06-07 上传 | 大小：2048 | 下载：0

[VHDL编程] syncram

说明：verilog rtl and testbench code for single port sync ram
<murali krishna> 在 2024-06-07 上传 | 大小：1024 | 下载：0

[VHDL编程] project

说明：VHDL编写的ATM代码,能实现全部的功能，经过了测试和仿真。-VHDL code written in ATM, can realize all the functions, after the test and simulation.
<王东> 在 2024-06-07 上传 | 大小：793600 | 下载：0

[VHDL编程] bahe

说明：采用verilog设计的拔河比赛，在QuartusII9。0仿真验证并在DE2上测试过-Using Verilog to design the tug of war, in QuartusII9. 0 simulation and test on DE2
<王东> 在 2024-06-07 上传 | 大小：559104 | 下载：0

[VHDL编程] 20_lcd

说明：一种基于verilog和quartusII的液晶显示驱动的封装，LCD（12864）封装。-Verilog and quartusII based LCD display driver package, LCD (12864) package.
<xutao> 在 2024-06-07 上传 | 大小：4265984 | 下载：0

[VHDL编程] number_mod

说明：以verilog设计最大为99数字在2个数码管资源上的显示，采取的方法是同步动态扫描。-Verilog design to a maximum of 99 digits displayed on two digital resources, the approach is synchronous dynamic scanning.
<xutao> 在 2024-06-07 上传 | 大小：5903360 | 下载：0

[VHDL编程] buzzer_sos_2

说明：用verilog产生“SOS信号”，就是有次序的控制输出莫斯密码的“点”，“画”和“间隔”。一个比较好玩的源码。-Produce " SOS signal" with verilog, is to have control of the output sequence Moss password " point" , " painting" and " interval.&qu
<xutao> 在 2024-06-07 上传 | 大小：3478528 | 下载：0

[VHDL编程] run_flash_led

说明：用verilog建立一个并行操作的流水灯模块。扫描频配置定为100 Hz，而每一个功能模块在特定的时间内，将输出拉高。-The establishment of a parallel operation of light water module verilog. Scanning frequency configured as 100 Hz, and each functional module within the specifie
<xutao> 在 2024-06-07 上传 | 大小：3221504 | 下载：0

[VHDL编程] vga

说明：用verilog设计控制程序从 ROM模块读取图片信息，然后写入 VGA接口。控制程序每隔250ms写入不同的信息至VGA接口，在屏幕上会出现小绿人的动画。-Reading the image information from the ROM module verilog design control procedures, and then write the VGA connector. Control program every
<xutao> 在 2024-06-07 上传 | 大小：3833856 | 下载：0

[VHDL编程] ALU

说明：How to implement a simple 4-bit ALU using VHDL. ALU can perform addition, subtraction, multiplication, logic AND, logic OR and logic NOT of two 4-bit numbers.
<geokarajohn> 在 2024-06-07 上传 | 大小：1602560 | 下载：0

[VHDL编程] vhdl--based-ontesebench

说明：modelsim环境基于vhdl语言tesebench书写-vhdl modelsim environment based on written language tesebench
<施勇> 在 2024-06-07 上传 | 大小：4096 | 下载：0

[VHDL编程] vhdl-Tutorial

说明：FPGA入门教程 1数字电路设计入门 2FPGA简介 3FPGA开发流程 4RTL设计 5quartus ii设计-Tutorial 1 FPGA digital circuit design entry 2FPGA About 3FPGA development process 4RTL design 5quartus ii design
<施勇> 在 2024-06-07 上传 | 大小：584704 | 下载：0