[VHDL编程] digitalvoltemterdesign

说明：FPGA的关于数字电压计的设计源代码，已验证可行-FPGA on the digital voltmeter design source code, has been proven feasible
<田> 在 2024-06-07 上传 | 大小：10240 | 下载：0

[VHDL编程] fifo_csm

说明：一个先进先出的描述代码，用于实现先入先出的操作-first in first out
<markt> 在 2024-06-07 上传 | 大小：1024 | 下载：0

[VHDL编程] NiosIISPI

说明：NiosII上spi总线的设计，源代码简洁易懂，有助于学习者读懂和移植-NiosII on spi bus design, source code easier to understand, to help learners understand and transplantation
<田> 在 2024-06-07 上传 | 大小：16048128 | 下载：0

[VHDL编程] I2C_control

说明：I2C两线式串行总线的控制端的verilog源代码，经过编译和modelsim仿真后是正确的！-Two-wire I2C serial bus control terminal verilog source code, after compiling and modelsim simulation is correct!
<林伟建> 在 2024-06-07 上传 | 大小：95232 | 下载：0

[VHDL编程] music

说明：用蜂鸣器播放音乐的verilog例程，音乐为致爱丽丝-Play with verilog routines buzzer music, music Zhiailisi
<哈工程贾硕> 在 2024-06-07 上传 | 大小：611328 | 下载：0

[VHDL编程] CT74125

说明：一个四总线缓冲器设计，亲测好使。适合初学者。FPGA开发-A four-bus buffer design, pro-test so. Suitable for beginners. FPGA Development
<哈工程贾硕> 在 2024-06-07 上传 | 大小：307200 | 下载：0

[VHDL编程] running-water-led

说明：流水灯程序，采用组合逻辑。内有仿真文件。是FPGA开发必须学的一个程序-Light water program, using a combination of logic. There simulation files. Is a program FPGA development must learn
<哈工程贾硕> 在 2024-06-07 上传 | 大小：613376 | 下载：0

[VHDL编程] FPGA

说明：FPGA很不错的入门教学，并有大量实例以帮助学习。-FPGA very good introductory teaching, and there are a lot of examples to help learning.
<徐浩> 在 2024-06-07 上传 | 大小：9288704 | 下载：0

[VHDL编程] seg3uart

说明：FPGA驱动串口，实现FPGA实验板串口与pc机的通信，支持各种波特率的串口自发自收功能-FPGA-driven serial port, serial port to communicate with the FPGA experimental board pc machine supports a variety of serial port baud rate of spontaneous self-closing feature
<李小娇> 在 2024-06-07 上传 | 大小：3103744 | 下载：0

[VHDL编程] AES

说明：AES算法加解密过程的Verilog代码，包括测试文件，通过FPGA验证。-AES algorithm encryption and decryption process Verilog code, including test files through the FPGA verification.
<郑雪松> 在 2024-06-07 上传 | 大小：16384 | 下载：0

[VHDL编程] SDivider16bit_V120

说明：循环型除法器Verilog代码，带有8位小数，可使除法器固定长度，缩减时钟开销-Streamlined divider Verilog code, with eight decimal places, make fixed-length divider, reducing the overhead clock
<Tokeyman> 在 2024-06-07 上传 | 大小：19456 | 下载：0

[VHDL编程] I2S

说明：本代码提供一种音频I2S读取数据的verilog代码，并且向fifo写入-This code provides an I2S audio data is read verilog code, and write to the fifo
<Wang Xue> 在 2024-06-07 上传 | 大小：1024 | 下载：0