[VHDL编程] ALTmax2_HC_SR04

说明：Measurement HC-SR04 and output to dynamic led display (Altera MAX2)
<Alexander> 在 2025-06-07 上传 | 大小：34kb | 下载：0

[VHDL编程] SDRAM

说明：这篇文档主要是介绍了SDRAM的相关原理，以及时序的一些描述，是学习SDRAM的一篇不错的文档-This document mainly describes the relevant principles SDRAM, as well as the timing of some descr iption, is to learn a good documentation of SDRAM
<jacksee> 在 2025-06-07 上传 | 大小：964kb | 下载：0

[VHDL编程] 1

说明：这个是华清远见的《ARM嵌入式系统开发典型模块》，里面是高清版的文档，对嵌入开发的各种模块都有详细的讲解。-This is Huaqing " ARM embedded system development typical module" , which is the high-definition version of the document, the development of a variety of embedded module has a detailed exp
<jacksee> 在 2025-06-07 上传 | 大小：421kb | 下载：0

[VHDL编程] SHIFT8

说明：这是用Verilog写的一个相关的程序，主要是实现一个移位寄存器的功能，比较经典的一个实例。-It is written in Verilog A related program is to achieve a shift register function, more classic instance.
<jacksee> 在 2025-06-07 上传 | 大小：155kb | 下载：0

[VHDL编程] SDRAM_Con

说明：这是关于一篇怎样设计SDRAM的一篇论文，希望对学习FPGA中SDRAM的朋友有帮助。-This is about how to design an SDRAM in a paper, I hope to learn the FPGA SDRAM to help a friend.
<jacksee> 在 2025-06-07 上传 | 大小：701kb | 下载：0

[VHDL编程] Modelsim_use

说明：这个文档主要讲解了一些快速入门Modelsim的一些知识，有一些详细操作过程。-This document is intended to explain some of the Quick Start Modelsim some knowledge, some detailed operation.
<jacksee> 在 2025-06-07 上传 | 大小：334kb | 下载：0

[VHDL编程] FPGADE270CACULATOR

说明：本文介绍了一个简单的计算器的设计，该设计采用了现场可编程逻辑器件FPGA设计，并基于VHDL语言实现加减乘除功能，并用十进制显示在LCD1602上。-This article describes a simple calculator design that uses a field programmable logic device FPGA design and VHDL language based on arithmetic functions, and decimal display
<南宫崔浩> 在 2025-06-07 上传 | 大小：3.24mb | 下载：0

[VHDL编程] dianti

说明：6层电梯设计，采用vhdl编写，能够实验电梯功能-6-story elevator design, using vhdl prepared, able to lift function experiments
<fandaowei> 在 2025-06-07 上传 | 大小：4kb | 下载：0

[VHDL编程] traffic

说明：交通灯的展示，用时间的显示，到点的时候红绿灯就会转换-Traffic lights display, time display, to the point when the traffic lights will be converted
<Amy-nmw> 在 2025-06-07 上传 | 大小：1.68mb | 下载：0

[VHDL编程] Example-b8-6

说明：Synplify Pro综合流程序仿真，注：本范例同时提供Verilog和VHDL两种语言版本，请读者根据习惯选用不同的源代码进行操作。-Synplify Pro comprehensive process simulation (note: this example provides two Verilog and VHDL language version at the same time, please choose the different readers according to t
<波罗的海> 在 2025-06-07 上传 | 大小：121kb | 下载：0

[VHDL编程] Example-b8-5

说明：学习VCD文件的基本使用方法,四态的VCD文件，参数在0/1/X/Z之间变化，没有信号的强度信息-Learn the basics of using VCD files,Four state VCD file, change the parameters between 0/1/X/Z no signal strength information
<波罗的海> 在 2025-06-07 上传 | 大小：11kb | 下载：0

[VHDL编程] AD_TLC549-analog-signal-acquisition

说明：AD_TLC549采集模拟信号AD_TLC549 analog signal acquisition AD_TLC549 analog signal acquisition-AD_TLC549 analog signal acquisitionAD_TLC549 analog signal acquisitionAD_TLC549 analog signal acquisition
<李雅哲> 在 2025-06-07 上传 | 大小：1.76mb | 下载：0