[VHDL编程] 37724082FIFO

说明：基于Verilog HDL的异步FIFO设计与实现-Verilog HDL-based Asynchronous FIFO Design and Implementation
<汤奥> 在 2025-07-01 上传 | 大小：3kb | 下载：0

[VHDL编程] VHDLSourceCodeFor5ADConvertersads7818

说明：一个关于adc的vhdl源码 一个关于adc的vhdl源码-Adc on the VHDL source code on the VHDL source adc
<rui> 在 2025-07-01 上传 | 大小：3kb | 下载：0

[VHDL编程] VHDLSourceCodeForADConvertersadv7123

说明：vhdl源码for模数转换器之七 vhdl源码for模数转换器之七-VHDL source code for the seven ADC ADC VHDL source code for the seven
<rui> 在 2025-07-01 上传 | 大小：3kb | 下载：0

[VHDL编程] VHDLSourceCodeForADConverterdac8840

说明：
<rui> 在 2025-07-01 上传 | 大小：3kb | 下载：0

[VHDL编程] VHDLSourceCodeFormax5236

说明：一个max的vhdl源码 一个max的vhdl源码-A max a max of VHDL source code of the VHDL source
<rui> 在 2025-07-01 上传 | 大小：3kb | 下载：0

[VHDL编程] shu_zi_zhong

说明：这个程序主要介绍了数字钟用VHDL的写法，希望对大家有用-This procedure introduces VHDL digital clock with the wording, in the hope that useful to everybody
<薛永华> 在 2025-07-01 上传 | 大小：3kb | 下载：0

[VHDL编程] lift_code_verilog

说明：实现一个4层楼的单电梯控制系统。门可以自动开关也可以手动开关。代码可综合，无多驱动现象。-Realize a 4-story single-elevator control system. Door can automatically switch can also manually switch. Code can be integrated, no more than drive the phenomenon.
<幻婳> 在 2025-07-01 上传 | 大小：3kb | 下载：1

[VHDL编程] zigzag_decode

说明：用于FPGA的反Z变换算法的Verilog代码。可用于JPEG及MPEG压缩算法。-FPGA for the anti-Z transform algorithm of Verilog code. Can be used in JPEG and MPEG compression algorithms.
<caesar> 在 2025-07-01 上传 | 大小：3kb | 下载：0

[VHDL编程] 1253

说明：基于VHDL语言的并串转换程序，有四位的并行输出转换为串行输出-Based on the VHDL language and string conversion process, there are four parallel output is converted to serial output
<Hargie> 在 2025-07-01 上传 | 大小：3kb | 下载：0

[VHDL编程] 3

说明：基于VHDL语言的3级序列的产生，可以循环产生周期为7的m序列 -Based on the VHDL language for selecting the three sequences, you can have a cycle for cycle 7 m sequence
<Hargie> 在 2025-07-01 上传 | 大小：3kb | 下载：0

[VHDL编程] 1

说明：基于VHDL语言的汉明码的译码，含有校正子跟纠错检错功能-Based on the VHDL language decoding Hamming Code, which contains sub-calibration error with error correction function
<Hargie> 在 2025-07-01 上传 | 大小：3kb | 下载：0

[VHDL编程] 5

说明：串并转换程序，由串行输出转换为4位的并行输出-String and the conversion process, from the serial output is converted to 4-bit parallel output
<Hargie> 在 2025-07-01 上传 | 大小：3kb | 下载：0