[VHDL编程] fifo_src

说明：verilog语言实现，利用BlockRAM实现FIFO。-Verilog language, the use of BlockRAM achieve FIFO.
<blackmew> 在 2025-06-08 上传 | 大小：3kb | 下载：0

[VHDL编程] tony_wu

说明：Verilog HDL程序 Verilog HDL程序-Verilog HDL procedural procedures Verilog HDL
<Tony_Wu> 在 2025-06-08 上传 | 大小：3kb | 下载：0

[VHDL编程] multiply

说明：由verilog编写的乘法器，通过两个文件的调用实现。由于子模块的调用使得程序简化了许多。-Prepared by the Verilog multiplier, through the realization of the two documents call. As the sub-modules to simplify the procedure call makes a lot.
<金夕> 在 2025-06-08 上传 | 大小：3kb | 下载：0

[VHDL编程] fir_parall

说明：基于verilog的fir滤波器设计，用的并行结构。在前面基础上加入四级流水（加法器，并行乘法器，乘法结果相加两级），通过验证。-Verilog-based design of fir filter using the parallel architecture. In front of the basis of adding four water (adder, parallel multiplier, multiply the result of the sum of two), throu
<张堃> 在 2025-06-08 上传 | 大小：3kb | 下载：0

[VHDL编程] polar2rect_VHDL

说明：是codic算法实现atan的virilog程序，模块结构如下：Core Structure: sc_corproc.vhd->p2r_cordic.vhd->p2r_cordicpipe.vhd-Atan is the codic algorithm virilog procedures, module is structured as follows: Core Structure: sc_corproc.vhd-> p2r_cordic.vhd-> p2r_cord
<张堃> 在 2025-06-08 上传 | 大小：3kb | 下载：0

[VHDL编程] tAtan2Cordic

说明：是codic算法实现atan的C程序，包括定点和浮点程序，已经通过验证。-Atan is codic algorithm of C procedures, including fixed-point and floating-point procedures, has been validated.
<张堃> 在 2025-06-08 上传 | 大小：3kb | 下载：0

[VHDL编程] +VHDL

说明：很详细用VHDL写的自动售货机程序有详细的说明和设计要求实现功能-Very detailed written using VHDL vending machine procedure is described in detail and design requirements for the realization of function
<linhua> 在 2025-06-08 上传 | 大小：3kb | 下载：0

[VHDL编程] yuelao

说明：在QUARTUS II环境下开发的VHDL代码，实现刘德华的歌曲“月老”，本人亲自验证过。-QUARTUS II environment in the development of VHDL code, the realization of Andy Lau s song 月老 , I personally verified.
<sq> 在 2025-06-08 上传 | 大小：3kb | 下载：0

[VHDL编程] music

说明：
<sq> 在 2025-06-08 上传 | 大小：3kb | 下载：0

[VHDL编程] test_vhdl

说明：vhdl测试程序，用于初雪者熟悉hdl的具体语法应用。比较简单了。-VHDL test procedure for the First Snow hdl who are familiar with the application of specific syntax. A relatively simple.
<韩风> 在 2025-06-08 上传 | 大小：3kb | 下载：0

[VHDL编程] a1

说明：基于FPGA的B超数据采集功能，根据输入图像的束同步与帧同步信号，采用中断控制进入FIFO的图像数据的读写操作！-FPGA-based B-data collection capabilities, according to the input image beam synchronization and fr a me synchronization signal used to control access to FIFO interrupt the operation of image d
<齐磊> 在 2025-06-08 上传 | 大小：3kb | 下载：0

[VHDL编程] test_cnt

说明：仅为VHDL语言的测试程序，工初学者使用，比叫简单了。-VHDL language is only testing procedures, the beginners to use than a simple call.
<韩风> 在 2025-06-08 上传 | 大小：3kb | 下载：0