[VHDL编程] LDPC_FPGA

说明：LDPC码的FPGA实现，大家相互学习下-the code of LDPC implementation by FPGA
<刘苍> 在 2025-06-28 上传 | 大小：15kb | 下载：0

[VHDL编程] BPSK

说明：在quartues ii环境下编译的M序列码的BPSK调制-BPSK modulation compiler environment under quartues ii M-sequence code
<lhd> 在 2025-06-28 上传 | 大小：5.67mb | 下载：0

[VHDL编程] xinhaofashengqi

说明：信号发生器，可产生多种信号，频率相位可自由控制-Signal generator, can produce a variety of signals, the frequency can be freely controlled phase
<zhongjian> 在 2025-06-28 上传 | 大小：4.72mb | 下载：0

[VHDL编程] mod_demod

说明：用matlab仿真4FSK调制 包括一个SRRC滤波器 一个3级CIC滤波器-realize 4FSK modulation
<华惟哲> 在 2025-06-28 上传 | 大小：417kb | 下载：0

[VHDL编程] FPGA-chaoshengbo-

说明：fpga 超声波测试 verilog源码，测试可用，也可当参考-fpga verilog source of ultrasonic testing, the test is available, it can be used as a reference
<徐松> 在 2025-06-28 上传 | 大小：417kb | 下载：0

[VHDL编程] 2014-4-23

说明：正弦信号发生器，rom78需要自己设置。请参考其他资料-Sinusoidal signal generator
<王柳> 在 2025-06-28 上传 | 大小：5kb | 下载：0

[VHDL编程] run_led

说明：Xilinx FPGA, ISE工程文件，Verilog语言实现流水灯，设计了分频器，可精确到点亮时间为一秒，可控制流水灯左右移位方向-Xilinx FPGA, ISE project file, Verilog language water lights, designed divider, accurate to one second light time, you can control the direction of light water left shift
<zy> 在 2025-06-28 上传 | 大小：297kb | 下载：0

[VHDL编程] arbiter2

说明：The logic design of an efficient and fast round robin arbiter in Verilog or any other HDL language relies on the capability to find the next requestor to grant without losing cycles and with minimal logical stages. Using the fastest logic constructs
<thanh> 在 2025-06-28 上传 | 大小：1kb | 下载：0

[VHDL编程] Verilog-interface

说明：基于fpga的verilog语言 实现的串口接收发送数据编程-fpga serial
<时迁> 在 2025-06-28 上传 | 大小：1kb | 下载：0

[VHDL编程] Verilog

说明：使用verilog编写的各种例程 从简单到复杂应有尽有-Use a variety of routines written in verilog
<时迁> 在 2025-06-28 上传 | 大小：5.74mb | 下载：0

[VHDL编程] caiyang

说明：数字视频光端机发送端采样过程编码二十字有木有-Digital Video Optical sending end sampling procedure coding
<斑马> 在 2025-06-28 上传 | 大小：1kb | 下载：0

[VHDL编程] ssram_latest.tar

说明：SSRAM接口,就是同步静态随机存取存储器接口整个工程文件，包括从前端verilog设计到后端仿真的整个工程-SSRAM interface is synchronous static random access memory interface entire project, including the design from the front to the back verilog simulation of the entire project
<王发神经> 在 2025-06-28 上传 | 大小：3kb | 下载：0