[VHDL编程] _8-bit-booth-multiplier-pgm

说明：8 BIT BOOTH MULTIPLIER
<merina> 在 2025-06-24 上传 | 大小：11kb | 下载：0

[VHDL编程] BShifter23_Left

说明：barrel shifter that can be use to shift data in one clock on the other hand with latency equal 1.
<mojtaba> 在 2025-06-24 上传 | 大小：77kb | 下载：0

[VHDL编程] cruisecontrol.v

说明：This verilog file describes the design of a simple cruise controller employed in vehicles.
<sinha.kaushik20> 在 2025-06-24 上传 | 大小：1kb | 下载：0

[VHDL编程] SRAM.v

说明：Verilog design of SRAM
<sinha.kaushik20> 在 2025-06-24 上传 | 大小：1kb | 下载：0

[VHDL编程] UART-Transmitter

说明：UART transmitter using Verilog
<sinha.kaushik20> 在 2025-06-24 上传 | 大小：6kb | 下载：0

[VHDL编程] System-Bus

说明：Design of System Bus
<sinha.kaushik20> 在 2025-06-24 上传 | 大小：10kb | 下载：0

[VHDL编程] didide

说明：verilog code for 32-bit dividor pls tailor it
<sreeram a m> 在 2025-06-24 上传 | 大小：1kb | 下载：0

[VHDL编程] fft512_ipcore

说明：512点的FFT 使用IP核 帮助新手理解-Using a 512-point FFT IP core to help the novice to understand
<胡祺勇> 在 2025-06-24 上传 | 大小：15.71mb | 下载：0

[VHDL编程] CRC32_D82

说明：CRC 校验 // polynomial: (0 1 4 5 7 8 10 11 12 16 18 22 23 26 32) // data width: 8 // convention: the first serial bit is D[7]- // polynomial: (0 1 4 5 7 8 10 11 12 16 18 22 23 26 32) // data width: 8 // convention: the first serial bit i
<kirin-Jen> 在 2025-06-24 上传 | 大小：1kb | 下载：0

[VHDL编程] FPGALVDS

说明：FPGA差分转单端（xilinx）,操作介绍，从源码角度介绍-FPGA differential to single ended (Xilinx)
<kirin-Jen> 在 2025-06-24 上传 | 大小：487kb | 下载：0

[VHDL编程] dds

说明：NCO，同时产生cos和sin信号。quartus -NCO, while producing cos and sin signals. quartus II
<赵睿铭> 在 2025-06-24 上传 | 大小：5.24mb | 下载：0

[VHDL编程] walsh

说明：沃尔什函数发生器工程文件，Quartus Ⅱ 13.0版本-Walsh Function Generator
<jiyao> 在 2025-06-24 上传 | 大小：669kb | 下载：0