[VHDL编程] conv_encode

说明：本设计是一个基于FPGA的咬尾卷积码编码器设计，要求使用verilog语言编写编码器模块，通过编译和综合，并通过matlab和modelsim仿真对比验证设计结果。-The design is an FPGA-based tail-biting convolutional code encoder design requires the use verilog language encoder module, through compilation and synthesis, and by c
<郭婷> 在 2025-12-23 上传 | 大小：18.69mb | 下载：0

[VHDL编程] fpgahdl_xilinx-edk.tar

说明：xilinx zynq 7000 FPGA demo-xilinx zynq 7000 FPGA demo
<xujin2002ji> 在 2025-12-23 上传 | 大小：15.85mb | 下载：0

[VHDL编程] fpga-nois

说明：里面包含fpga的4个noic核 verilog(i2c,rs232,can,8051)。测试过不错-Which contains the four noic nuclear fpga verilog (i2c, rs232, can, 8051). Tested good
<feixue> 在 2025-12-23 上传 | 大小：8.74mb | 下载：0

[VHDL编程] fir_verilog_matlab

说明：本设计是基于FPGA的一个FIR低通滤波器设计，要求使用Verilog语言编写滤波器模块，通过编译和综合，并通过Matlab和modelsim联合仿真验证设计结果。-This design is a FIR low-pass filter design based on FPGA, use Verilog to program filter module, and joint simulation by Matlab and modelsim to validate the design re
<郭婷> 在 2025-12-23 上传 | 大小：1.29mb | 下载：0

[VHDL编程] FPGA_Uart

说明：FPGA程序，verilog HDL语言编写，包含AD转换和串口发送程序，由于AD芯片种类繁多时序迥异，故主要参考串口发送程序。本程序使用quartus ii 13.0 编写。-FPGA procedures, verilog HDL language, includes an AD converter and serial transmission program, since a wide range of AD chip timing are different, so the main
<suchenguang> 在 2025-12-23 上传 | 大小：661kb | 下载：0

[VHDL编程] FPGA_cymometer

说明：FPGA程序，verilog HDL语言编写，提供了一种频率计的实现方式，开发环境为Quartus ii 13.0，初学verilog HDL语言的同学可以参考下-FPGA procedures, verilog HDL language, provides a way to achieve a frequency meter, development environment for Quartus ii 13.0, beginner verilog HDL language students
<suchenguang> 在 2025-12-23 上传 | 大小：3.39mb | 下载：0

[VHDL编程] digitalvoltemterdesign

说明：FPGA的关于数字电压计的设计源代码，已验证可行-FPGA on the digital voltmeter design source code, has been proven feasible
<田> 在 2025-12-23 上传 | 大小：10kb | 下载：0

[VHDL编程] fifo_csm

说明：一个先进先出的描述代码，用于实现先入先出的操作-first in first out
<markt> 在 2025-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] NiosIISPI

说明：NiosII上spi总线的设计，源代码简洁易懂，有助于学习者读懂和移植-NiosII on spi bus design, source code easier to understand, to help learners understand and transplantation
<田> 在 2025-12-23 上传 | 大小：15.3mb | 下载：0

[VHDL编程] I2C_control

说明：I2C两线式串行总线的控制端的verilog源代码，经过编译和modelsim仿真后是正确的！-Two-wire I2C serial bus control terminal verilog source code, after compiling and modelsim simulation is correct!
<林伟建> 在 2025-12-23 上传 | 大小：93kb | 下载：0

[VHDL编程] latticeECP3-serdes-test-code

说明：lattice ECP3系列高速FPGA serdes测试代码-lattice ECP3 series high speed serdes test code
<崔佰顺> 在 2025-12-23 上传 | 大小：5.17mb | 下载：0

[VHDL编程] dds

说明：基于FPGA的DDS程序代码，实现的功能强大可以输正弦波，三角波，方波等波形，并且频率可以调节。实现对应的功能强大。-FPGA-based DDS program code can achieve powerful output sine wave, triangle wave, square wave waveform and frequency can be adjusted. Implement corresponding powerful.
<黄兴> 在 2025-12-23 上传 | 大小：284kb | 下载：0