[VHDL编程] nexta

说明：verilog基于XILINX SPARTAN 3ESTARTER的VGA显示功能-verilog based XILINX SPARTAN 3ESTARTER the VGA display
<hanbojiang> 在 2025-12-19 上传 | 大小：59kb | 下载：0

[VHDL编程] STARTER_VGA

说明：SPARTAN3E500 GVA VERILOG语言-SPARTAN3E500 GVA
<hanbojiang> 在 2025-12-19 上传 | 大小：140kb | 下载：0

[VHDL编程] Timer

说明：基于verilog xilinx spartan 3e100的秒表计时器-Based verilog xilinx spartan 3e100 stopwatch timer
<hanbojiang> 在 2025-12-19 上传 | 大小：202kb | 下载：0

[VHDL编程] segment

说明：基于verilog xilinx spartan 的7段管显示-7-segment tube display based on verilog xilinx spartan
<hanbojiang> 在 2025-12-19 上传 | 大小：283kb | 下载：0

[VHDL编程] run

说明：verilog HDL PARTAN 3E100的流水灯程序-verilog HDL PARTAN 3E100 water light program
<hanbojiang> 在 2025-12-19 上传 | 大小：419kb | 下载：0

[VHDL编程] arb

说明：verilog round robin arbiter
<murali krishna> 在 2025-12-19 上传 | 大小：1kb | 下载：0

[VHDL编程] cntrlr

说明：verilog code for bus controller
<murali krishna> 在 2025-12-19 上传 | 大小：1kb | 下载：0

[VHDL编程] atm_cell

说明：verilog code for atm_ce-verilog code for atm_cell
<murali krishna> 在 2025-12-19 上传 | 大小：1kb | 下载：0

[VHDL编程] alarm

说明：vhdl alarm design code-vhdl alarm design code
<murali krishna> 在 2025-12-19 上传 | 大小：2kb | 下载：0

[VHDL编程] syncram

说明：verilog rtl and testbench code for single port sync ram
<murali krishna> 在 2025-12-19 上传 | 大小：1kb | 下载：0

[VHDL编程] project

说明：VHDL编写的ATM代码,能实现全部的功能，经过了测试和仿真。-VHDL code written in ATM, can realize all the functions, after the test and simulation.
<王东> 在 2025-12-19 上传 | 大小：775kb | 下载：0

[VHDL编程] bahe

说明：采用verilog设计的拔河比赛，在QuartusII9。0仿真验证并在DE2上测试过-Using Verilog to design the tug of war, in QuartusII9. 0 simulation and test on DE2
<王东> 在 2025-12-19 上传 | 大小：546kb | 下载：0