[VHDL编程] KEY_down_detect

说明：按键检测VHDL程序，主要实现对开发板按键的检测以及一些时间延迟的信息。程序较全，可以按照不同的开发板设置相应的引脚进行操作。-Key detection VHDL program, the main achievement of some time delay detection and information on the development board keys. Than the whole program, you can set the corresponding pin to
<miller> 在 2025-06-21 上传 | 大小：16kb | 下载：0

[VHDL编程] spi_dac_ad7394_ad7395.v

说明：Verilog code of SPI configurator for DAC AD7394 and AD7395
<gmind> 在 2025-06-21 上传 | 大小：262kb | 下载：0

[VHDL编程] wgy_o1

说明：抗干扰接收机程序，包括解调与抗干扰算法-Anti-jamming receiver program
<郝梁> 在 2025-06-21 上传 | 大小：24.32mb | 下载：0

[VHDL编程] New-Folder-(2)

说明：UART communication on SPARTAN 6 it contains tx and rx
<PADDU> 在 2025-06-21 上传 | 大小：5kb | 下载：0

[VHDL编程] 1

说明：Verilog语言编写的电话计费器程序-Telephone billing program written in Verilog language!!!!!!!!!!!!!!!!!!! !!!!!!
<望奎> 在 2025-06-21 上传 | 大小：16kb | 下载：0

[VHDL编程] 12

说明：用Verilog语言编写的数字时钟程序-Using Verilog language digital clock procedures!!!!!!!!!!!!!!!!!!!!!!!
<望奎> 在 2025-06-21 上传 | 大小：308kb | 下载：0

[VHDL编程] 11

说明：用verilog编写的带同步清0、同步置1 的D 触发器；带异步清0、异步 置1 的JK 触发器-Verilog prepared by the synchronous belt, synchronous D flip-flop 0 1 with Asynchronous Clear 0, asynchronous set D trigger 1 with Asynchronous Clear 0, asynchronous set JK trigger 1!!!!!!
<望奎> 在 2025-06-21 上传 | 大小：517kb | 下载：0

[VHDL编程] examples

说明：Code on Debouncer, ripple carry adder, Sequence detector, huffmann encoder and some more examples in VHDL
<SUDHIR> 在 2025-06-21 上传 | 大小：6.42mb | 下载：0

[VHDL编程] adc7854

说明：ADS7854 Texas Instruments. The code is built refer to the time sequence datasheet. You should better read the document first-ADS7854 Texas Instruments. The code is built refer to the time sequence datasheet. You should better read the docum
<Jet> 在 2025-06-21 上传 | 大小：1kb | 下载：0

[VHDL编程] floatadd

说明：32位浮点数加法，使用的语言是verilog。其中包括的是工程中的v文件。-32-bit floating-point addition, the use of language is verilog. Including is v of the engineering documents.
<小王> 在 2025-06-21 上传 | 大小：2kb | 下载：0

[VHDL编程] VHDLstopwatch

说明：采用vhdl硬件描述语言实现的秒表计时器程序源码及顶层电路设计图，实现了计时器，数码管显示，按键控制及蜂鸣器等功能-Using VHDL hardware descr iption language to realize the stopwatch timer program source code and top-level circuit design, the timer, digital tube display, control buttons and a buzzer functio
<林之钊> 在 2025-06-21 上传 | 大小：212kb | 下载：0

[VHDL编程] MFSK.vhd

说明：多进制数字频率合成系统VHDL程序,包含2进制、16进制。-Multi-band digital frequency modulation (MFSK) system VHDL program
<张朝阳> 在 2025-06-21 上传 | 大小：1kb | 下载：0