[VHDL编程] tfc

说明：TRAFFIC LIGHT CONTROLLER
<saddam> 在 2025-06-17 上传 | 大小：3kb | 下载：0

[VHDL编程] RAM

说明：用verilog实现了IP核的使用，例化了一个RAM，用来进行读写操作，另外还编写了斐波那契数列来进行测试。-Using verilog to achieve the use of IP core, the instantiation of a RAM, used to read and write operations, in addition to the preparation of the Fibonacci sequence for testing.
<east> 在 2025-06-17 上传 | 大小：3kb | 下载：0

[VHDL编程] count

说明：用Vrilog实现了一个计数器，并用七段数码管进行显示，运用了时分复用，代码简单明了，适合基础学习。-Using Verilog to achieve a counter, the code is simple and clear, suitable for basic learning.
<east> 在 2025-06-17 上传 | 大小：3kb | 下载：0

[VHDL编程] A-novel-approach-to-realize-Built-in-self-test(BI

说明：A novel approach to realize Built-in-self-test(BIST)
<Yagni> 在 2025-06-17 上传 | 大小：3kb | 下载：0

[VHDL编程] FAS

说明：Frequency Analysis System verilog code
<Lin> 在 2025-06-17 上传 | 大小：3kb | 下载：0

[VHDL编程] sigma-delta-modulator

说明：实现SIGMA-DELTA Modulator的veriolog代码-sigma-delta moudulator for RFPLL
<zhangzezhi> 在 2025-06-17 上传 | 大小：3kb | 下载：0

[VHDL编程] RRController

说明：Source Code for a Rom/And Ram controller and some sample Op-Codes.Written in components and assembled together.enjoy!
<MarshalAmin> 在 2025-06-17 上传 | 大小：3kb | 下载：0

[VHDL编程] UART_TX

说明：verilog写的串口发送程序，具有单字节发送和多字节发送功能，附带testbench，可自行验证-verilog write serial transmission program, sending a single byte and multi-byte transmit function, with testbench, can verify their own
<王红伟> 在 2025-06-17 上传 | 大小：3kb | 下载：0

[VHDL编程] UART_RX

说明：自己用Verilog写的串口接收程序，有testbench，可实现单字节接收和连续接收，testbench可测功能-Own use Verilog write serial reception procedures, testbench, can achieve single-byte receive and continuous reception, testbench measurable function
<王红伟> 在 2025-06-17 上传 | 大小：3kb | 下载：0

[VHDL编程] fir_csd

说明：vdhl实现FIR，乘法器采用CSD编码，在资源紧张情况下，可省去很多资源-vdhl achieve FIR, multiplier using CSD coding, in the case of resource constraints, can save a lot of resources
<wangjin> 在 2025-06-17 上传 | 大小：3kb | 下载：0

[VHDL编程] ALU_VERILOG_COCOTB

说明：ALU written in Verilog HDL and tester written in python using the cocotb library
<Nobunaga Chipotle> 在 2025-06-17 上传 | 大小：3kb | 下载：0

[VHDL编程] i2c_master

说明：16-bit addr, 8 bit data 的 I2C master verilog 模块-16-bit addr, 8 bit data I2C master verilog
<唐> 在 2025-06-17 上传 | 大小：3kb | 下载：0