[VHDL编程] config_data

说明：AD的配置文件，主要针对ADI的AD转换芯片-ADI s profile, mainly for ADI AD converter chip
<陈俊龙> 在 2025-06-17 上传 | 大小：3kb | 下载：0

[VHDL编程] traffic_lights

说明：运用Verilog HDL编程语言，实现十字路口的交通灯功能，可在FPGA等硬件上进行仿真（默认硬件晶振为50MHz）。-Using Verilog HDL programming language, to achieve the crossroads of traffic lights function, can be simulated in FPGA hardware on (the default hardware crystal is 50MHz).
<krj> 在 2025-06-17 上传 | 大小：3kb | 下载：0

[VHDL编程] CPUver2

说明：这是一个有关单周期CPU设计的一个参考，里面顶层模块已经写好，而其他模块的内容则是以注释的形式存在，如果要跑这个代码的话，把include的那些代码注释掉然后再将各个模块被注释的代码取消注释即可。- 翻译关闭即时翻译 英语 中文 德语 检测语言 中文(简体) 英语
<郑嘉俊> 在 2025-06-17 上传 | 大小：3kb | 下载：0

[VHDL编程] I2C-Master

说明：I2C Master for Metis to setup MCP4661
<yupo> 在 2025-06-17 上传 | 大小：3kb | 下载：0

[VHDL编程] shfiting-output-achieved-by-verilog

说明：该代码用Verilog语言实现了移位输出功能，主要实现对输入信号进行移位输出，已通过仿真验证。-The code in Verilog realize the shift output function, the main achievement of the input signal shift output has been verified by simulation.
<daruili> 在 2025-06-17 上传 | 大小：3kb | 下载：0

[VHDL编程] weimafashengqi-achieved-by-verilog

说明：该代码用Verilog语言实现了M序列的伪码产生，伪码特征方程为X13 +X7+X5+1，已通过仿真验证。-The code in Verilog realize the M-sequence pseudo-code generation, pseudo-code characteristic equation for the X13+ X7+ X5+ 1, it has been verified by simulation.
<daruili> 在 2025-06-17 上传 | 大小：3kb | 下载：0

[VHDL编程] CORDIC_CODES_NEW

说明：Cordic VHDL codes full working-Cordic VHDL codes full working..
<guruprasad sp> 在 2025-06-17 上传 | 大小：3kb | 下载：0

[VHDL编程] sha1

说明：利用verilog语言实现了SHA-1机密算法，具体算法与加密芯片ds28e01一致。-Using Verilog to achieve the SHA-1 secret algorithm, the specific algorithm is consistent with the encryption chip ds28e01.
<谭清莉> 在 2025-06-17 上传 | 大小：3kb | 下载：0

[VHDL编程] alu

说明：this file is vhdl code of alu
<nasser> 在 2025-06-17 上传 | 大小：3kb | 下载：0

[VHDL编程] kb

说明：基于niosII系统的PS2键盘测试程序，测试PS2键盘与niosII内核的通信是否成功。该程序在Quartus自带的eclipes下编译运行。-Based nios II system PS2 keyboard test procedures, test PS2 keyboard and niosII kernel communication is successful. Compile and run under Quartus comes eclipes.
<God_Paine> 在 2025-06-17 上传 | 大小：3kb | 下载：0

[VHDL编程] slavefifo

说明：FPGA 3D camera experiment
<王婧媛> 在 2025-06-17 上传 | 大小：3kb | 下载：0

[VHDL编程] plj

说明：频率计源代码，测量范围1hz-100Mhz，七位显示，三种量程，精度比较高-Frequency meter source code, measuring range 1hz-100Mhz, seven displays three range, high precision
<向润梓> 在 2025-06-17 上传 | 大小：3kb | 下载：0