资源列表

« 1 2 ... .29 .30 .31 .32 .33 3534.35 .36 .37 .38 .39 ... 4310 »

[VHDL编程iic_src

说明:标准I2C总线时序实现,可以用来初始化I2C设备。-Standard I2C bus timing implementation, can be used to initialize the I2C device。
<huowei> 在 2025-06-17 上传 | 大小:3kb | 下载:0

[VHDL编程QD_Tft43

说明:cpld+sram驱动tft 驱动4.3寸480x272分辨率的tft显示屏-Cpld+sram drive TFT drive 4.3 inch 480x272 resolution TFT display
<smz> 在 2025-06-17 上传 | 大小:3kb | 下载:0

[VHDL编程1553_module

说明:MIL-1553B RT controller output shown in BC(RT-BC) VHDL code
<shyamu> 在 2025-06-17 上传 | 大小:3kb | 下载:1

[VHDL编程JTAG

说明:JTAG convertor to control the processor I/Os pins
<rahulshandilya1> 在 2025-06-17 上传 | 大小:3kb | 下载:0

[VHDL编程iic_com

说明:Verilog写的I2C通信程序,亲自测过可用-I2c source code based on Verilog
<zhaodong> 在 2025-06-17 上传 | 大小:3kb | 下载:0

[VHDL编程fifo

说明:FIFO是通过时钟来确定是同步还是异步的,同步FIFO的读写操作是通用一个时钟来控制的。另一方面。两个不同频率或者不同香味的时钟来控制异步FIFO的读写操作。 异步FIFO 跨越时钟域的同步问题-FIFO is determined by the clock is synchronous or asynchronous, synchronous FIFO read and write operations are a common clock control. on the other ha
<Isabelle Cheung> 在 2025-06-17 上传 | 大小:3kb | 下载:0

[VHDL编程crc

说明:用于ethernet的CRC校验源代码,ALTERA官方代码,已验证-CRC checksum of the source code for ethernet, ALTERA official code, verified
<adfadf> 在 2025-06-17 上传 | 大小:3kb | 下载:0

[VHDL编程double_addsub

说明:双字的加减法的verilog源代码和testbench,已经过测试-verilog source code and testbench double word addition and subtraction, and has been tested
<adfadf> 在 2025-06-17 上传 | 大小:3kb | 下载:0

[VHDL编程UD_DIVDER

说明:定制化分频器的verilog源代码,分频器变量已参数化,好用-Customized divider verilog source code, variable frequency divider parameterized, easy to use
<adfadf> 在 2025-06-17 上传 | 大小:3kb | 下载:0

[VHDL编程viterbi_soft

说明:维特比译码器,调用IP核,软判决输入,开发平台Xilinx Spartan-6系列FPGA-viterbi decoder, using IP core resource, soft decision input,develop platform is Xilinx Spartan-6 series FPGA
<王沛霖> 在 2025-06-17 上传 | 大小:3kb | 下载:0

[VHDL编程des

说明:具有所有的DES等加密解密运算操作实现,加密,解密等运算-verilog DES encrypt
<翟江涛> 在 2025-06-17 上传 | 大小:3kb | 下载:0

[VHDL编程digital_clock

说明:基于vivado的FPGA数字闹钟的程序,verilog语言编写-Vivado based on the FPGA digital alarm clock procedures, verilog language
<kan> 在 2025-06-17 上传 | 大小:3kb | 下载:0
« 1 2 ... .29 .30 .31 .32 .33 3534.35 .36 .37 .38 .39 ... 4310 »

源码中国 www.ymcn.org