资源列表

« 1 2 ... .17 .18 .19 .20 .21 422.23 .24 .25 .26 .27 ... 4310 »

[VHDL编程usb_funct

说明:VHDL USB2.0接口源码,内有说明,详细.-VHDL USB2.0 interface source code, which is described in detail.
<dushibiao> 在 2025-12-21 上传 | 大小:192kb | 下载:0

[VHDL编程SimpleSpi

说明:SPI接口VHDL代码,内有说明,很详细.-SPI interface VHDL code, which has made it clear that, in great detail.
<dushibiao> 在 2025-12-21 上传 | 大小:176kb | 下载:0

[VHDL编程pwm

说明:实现PWM波型....使用VHDL语言-Realization of PWM waveform using the VHDL language ....
<xxj> 在 2025-12-21 上传 | 大小:362kb | 下载:0

[VHDL编程counter10

说明:带LDN的的同步的预置数端子,并且带CLR的异步清零端-LDN synchronization with the preset number of terminals, and cleared with CLR Asynchronous client
<dws> 在 2025-12-21 上传 | 大小:1kb | 下载:0

[VHDL编程100vhdl

说明:VHDL常用实例,适合初学者,有计时器等常用例子-Common examples of VHDL, suitable for beginners, there are examples of commonly used timer, etc.
<xuxiaoling> 在 2025-12-21 上传 | 大小:228kb | 下载:0

[VHDL编程diantikongzhiqi

说明:基于Verilog的八层电梯设计,能够实现自动化的电梯控制。-Verilog based on the eight-lift designed to automate the elevator control.
<xiaohao> 在 2025-12-21 上传 | 大小:120kb | 下载:0

[VHDL编程delay_line

说明:延迟线模块的verilog代码,延迟线模块是数字电路设计常用的模块-Delay-line module Verilog code, delay-line module is commonly used in digital circuit design module
<zhangjing> 在 2025-12-21 上传 | 大小:1kb | 下载:0

[VHDL编程DCT

说明:用于视频图像编码的8×8DCT变换,可用于MPEG4.H263等VHDL编程-For video images encoded 8 × 8DCT transform, can be used to MPEG4.H263 such as VHDL Programming
<zs> 在 2025-12-21 上传 | 大小:106kb | 下载:0

[VHDL编程Huffman

说明:用于视频运动图像编码的HUFFMAN编码,可广泛运用于MPEG-Moving Picture for video coding Huffman coding, can be widely applied to MPEG
<zs> 在 2025-12-21 上传 | 大小:1.5mb | 下载:0

[VHDL编程VGADIY

说明:自己编的VGA彩条信号发生器verilog ise环境-Own the VGA color signal generator verilog ise Environment
<mcuxxq> 在 2025-12-21 上传 | 大小:407kb | 下载:0

[VHDL编程FPGACOM

说明:FPGA编程实现串口通信,源代码全。包括仿真程序。-FPGA programming serial communications, the entire source code. Including the simulation program.
<duncan> 在 2025-12-21 上传 | 大小:1kb | 下载:0

[VHDL编程FPGAPROGRAMCHAPTER6

说明:FPGA开发板上写的Verilog代码: 功能是从电脑端发送一个字节,然后把它接收回来。 -FPGA development board to write the Verilog code: function is from the client computer sends a byte, and then receive it back.
<duncan> 在 2025-12-21 上传 | 大小:21kb | 下载:0
« 1 2 ... .17 .18 .19 .20 .21 422.23 .24 .25 .26 .27 ... 4310 »

源码中国 www.ymcn.org