资源列表
[VHDL编程] VGA-VerilogHDL
说明:用Verilog HDL编写的VGA显示驱动程序-Verilog HDL prepared with VGA display driver<liping> 在 2025-12-21 上传 | 大小:138kb | 下载:0
[VHDL编程] shuzizhong
说明:可预置数字钟,用VHDL语言编写,LED显示,普通数字钟表。-Digital clock can be preset using VHDL language, LED display, an ordinary digital watch.<pj> 在 2025-12-21 上传 | 大小:1.36mb | 下载:0
[VHDL编程] fpga-fpdpsk
说明:FSK/PSK调制顶层文件 ,正弦波模块 ,正弦波模块初始化文件 ,振幅调整及波形选择模块 ,频率显示值地址产生模块 ,频率步进键核心模块 ,弹跳消除电路-FSK/PSK modulation top-level documents, sine-wave modules, module initialization file sine wave, amplitude adjustment and waveform selection module, the freque<libing> 在 2025-12-21 上传 | 大小:27kb | 下载:0
[VHDL编程] fpga-pulse_sequence
说明:pulse_sequence.vhd 并行脉冲控制器 light.vhd.vhd 交通脉冲控制器 division1.vhd 电压脉冲控制器中的分频 ad.vhd 电压脉冲控制器中的A/D控制 code.vhd 电压脉冲控制器中的脉冲运算模块 voltage2.bdf 电压脉冲控制系统-pulse_sequence.vhd pulse controller parallel light.vhd.vhd traffic controller division1.vhd puls<libing> 在 2025-12-21 上传 | 大小:6kb | 下载:0
[VHDL编程] pinluji
说明:四位十进制频率计设计 包含测频控制器(TESTCTL),4位锁存器(REG4B),十进制计数器(CNT10)的原程序(vhd),波形文件(wmf ),包装后的元件(bsf)。顶层原理图文件(Block1.bdf)和波形。 -Four decimal frequency meter measuring frequency controller design includes (TESTCTL), 4 bit latch (REG4B), decimal counter (CNT10) of<深空> 在 2025-12-21 上传 | 大小:11kb | 下载:0