[VHDL编程] reset

说明：用VHDL进行DSP5416开发板的复位 用VHDL进行DSP5416开发板的复位-Use VHDL to reset the DSP5416 development board using VHDL for DSP5416 development board reset
<叶金伟> 在 2025-06-11 上传 | 大小：1kb | 下载：0

[VHDL编程] pinluji

说明：四位十进制频率计设计 包含测频控制器（TESTCTL），4位锁存器(REG4B)，十进制计数器（CNT10）的原程序(vhd)，波形文件(wmf ),包装后的元件(bsf)。顶层原理图文件（Block1.bdf）和波形。 -Four decimal frequency meter measuring frequency controller design includes (TESTCTL), 4 bit latch (REG4B), decimal counter (CNT10) of
<深空> 在 2025-06-11 上传 | 大小：11kb | 下载：0

[VHDL编程] VHDL_180_code

说明：包含了vhdl的经典的180个编程代码的实例，很有实际用途-VHDL contains 180 of the classic examples of programming code, it is the actual use of
<zc> 在 2025-06-11 上传 | 大小：110kb | 下载：0

[VHDL编程] 100_VHDL

说明：100个经典的编程的实例，很适合借鉴，搬用-100 classic examples of programming, it is appropriate to draw on, apply mechanically
<zc> 在 2025-06-11 上传 | 大小：231kb | 下载：0

[VHDL编程] 4.1

说明：VHDL学习的基础教程，是eda技术使用教程的第四章节知识总结。-VHDL Tutorial learning is the use of EDA technology tutorial summary of the fourth chapter of knowledge.
<原来> 在 2025-06-11 上传 | 大小：793kb | 下载：0

[VHDL编程] rc5_enc

说明：rc5的encryption,带state machine，一共四种状态st_idle,st_ready,st_round_op,st_pre_round-RC5 of encryption, with state machine, a total of four state st_idle, st_ready, st_round_op, st_pre_round
<laSiA> 在 2025-06-11 上传 | 大小：2kb | 下载：0

[VHDL编程] inverter

说明：rc5的decryption，同样带state machine，同样有四个状态-RC5 of decryption, with the same state machine, the same four state
<laSiA> 在 2025-06-11 上传 | 大小：2kb | 下载：0

[VHDL编程] RC5_inv

说明：不带state machine的decryption of rc5-State machine without the decryption of rc5
<laSiA> 在 2025-06-11 上传 | 大小：1kb | 下载：0

[VHDL编程] c15_add

说明：精通verilog HDL语言编程源码之1--常用加法器设计-Proficient in programming language source verilog HDL of 1- Common adder design
<李平> 在 2025-06-11 上传 | 大小：1kb | 下载：0

[VHDL编程] c16_multiple

说明：精通verilog HDL语言编程源码之2--常用乘法器设计-Proficient in verilog HDL source language programming of 2- Common Multiplier
<李平> 在 2025-06-11 上传 | 大小：2kb | 下载：0

[VHDL编程] c17_GF_multiple

说明：精通verilog HDL语言编程源码之3--伽罗华域乘法器设计-Proficient in language programming verilog HDL source of 3- Galois field multiplier design
<李平> 在 2025-06-11 上传 | 大小：1kb | 下载：0

[VHDL编程] c18_divider

说明：精通verilog HDL语言编程源码之4--常用除法器设计-Proficient in language programming verilog HDL source of 4- Common divider design
<李平> 在 2025-06-11 上传 | 大小：1kb | 下载：0