[VHDL编程] fq_counter

说明：这是一个关于计数器应用的小程序，可能很多书上都有-Counter Applet
<徐琪> 在 2025-06-19 上传 | 大小：1.49mb | 下载：0

[VHDL编程] camera_link

说明：对camera_link接口传输过来的信号进行格式转换，将16bit并行转换成串行输出-Right camera_link interface transfer over the signal format conversion will be converted into serial 16bit parallel output
<徐琪> 在 2025-06-19 上传 | 大小：1.65mb | 下载：0

[VHDL编程] rs422

说明：程序将通过rs422接口传进来的16bit数据转成串行输出的数据-Program will pass through the rs422 interface 16bit data transfer incoming data into a serial output
<徐琪> 在 2025-06-19 上传 | 大小：2.57mb | 下载：0

[VHDL编程] QQ

说明：这是一个FPGA和pc机之间发送和接收的小程序。-This is an FPGA and pc machines to send and receive between the applets.
<徐琪> 在 2025-06-19 上传 | 大小：232kb | 下载：0

[VHDL编程] ripple_carry_counter

说明：verilog 语言的简单的4为脉动进位计数器，附带仿真的激励块-verilog language into a simple 4-bit counter for the pulse, with the incentive simulation block
<qirui> 在 2025-06-19 上传 | 大小：389kb | 下载：0

[VHDL编程] eda

说明：eda实验中常用到的模块，语言为VHDL-eda commonly used in experiments to the module, language VHDL
<闫更辉> 在 2025-06-19 上传 | 大小：88kb | 下载：0

[VHDL编程] FPGA

说明：FPGA系列入门教程，适合初学者，很实用。-Getting Started with FPGA Series tutorials for beginners, very practical.
<闫更辉> 在 2025-06-19 上传 | 大小：9.1mb | 下载：0

[VHDL编程] seg

说明：用VHDL编写的数码管显示程序（数码管共用数据线），带有进制转换功能-Written in VHDL, digital tube display program (digital control shared data line), with a binary conversion
<jizhen> 在 2025-06-19 上传 | 大小：698kb | 下载：0

[VHDL编程] car

说明：用VHDL实现的红外循迹小车程序，采用8个红外二极管（装在车头底部）识别路况，接L298电机驱动电路，能跑白色背景下的黑色赛道，且能应付道路分叉，孤岛及自启动等。-Implemented using VHDL infrared tracking car program, using eight infrared diodes (mounted on the front of the bottom) to identify traffic, then L298 motor driver circu
<jizhen> 在 2025-06-19 上传 | 大小：629kb | 下载：0

[VHDL编程] VHDL_FINAL

说明：附檔有詳盡的源碼與輸入輸出說明，包含模擬圖形與流程圖-Attached file has a detailed descr iption of source code and input and output, including analog graphics and flow charts
<呂偉民> 在 2025-06-19 上传 | 大小：1.98mb | 下载：0

[VHDL编程] Bch15_5

说明：The attached file consists of implimentation of BCH codes in VHDL programming using XILINX software. This code will reduce the no. of gates requirement.
<babi> 在 2025-06-19 上传 | 大小：13kb | 下载：0

[VHDL编程] verilog_cordic_core_latest.tar

说明：hi this verilog code for library
<praveen> 在 2025-06-19 上传 | 大小：355kb | 下载：0