[VHDL编程] wtut_edif

说明：Xilinx clock. DIGITAL CLOCK for Spartan-3 Starter Board. This design shows how to generate a digital clock and display the output to the multiplexed 7- segment display in VHDL.
<shad> 在 2025-06-19 上传 | 大小：20kb | 下载：0

[VHDL编程] wtut_sc

说明：DCM includes a clock delay locked loop used to minimize clock skew for Spartan-3, Virtex-II, Virtex-II Pro, and Virtex-II Pro X devices. DCM synchronizes the clock signal at the feedback clock input (CLKFB) to the clock signal at the input clock
<shad> 在 2025-06-19 上传 | 大小：104kb | 下载：0

[VHDL编程] wtut_ver

说明：DCM supports two frequency modes for the DLL. By default, the DLL_FREQUENCY_MODE attribute is set to Low and the frequency of the clock signal at the CLKIN input must be in the Low (DLL_CLKIN_MIN_LF to DLL_CLKIN_MAX_LF) frequency range (MHz). S
<shad> 在 2025-06-19 上传 | 大小：25kb | 下载：0

[VHDL编程] DFNL

说明：On-chip synchronization is achieved by connecting the CLKFB input to a point on the global clock network driven by a BUFG, a global clock buffer. The BUFG connected to the CLKFB input of the DCM must be sourced from either the CLK0 or CLK2X out
<shad> 在 2025-06-19 上传 | 大小：3kb | 下载：0

[VHDL编程] rs2322

说明：The duty cycle of the CLK0 output is 50-50 unless the DUTY_CYCLE_CORRECTION attribute is set to FALSE, in which case the duty cycle is the same as that of the CLKIN input. The duty cycle of the phase shifted outputs (CLK90, CLK180, and CLK270) is
<shad> 在 2025-06-19 上传 | 大小：1.54mb | 下载：0

[VHDL编程] VHDL_flash

说明：vhdl chip design a very good design
<Vampiro> 在 2025-06-19 上传 | 大小：4.6mb | 下载：0

[VHDL编程] VHDL_Codes

说明：vhdl codes of basic components
<Vampiro> 在 2025-06-19 上传 | 大小：3.58mb | 下载：0

[VHDL编程] 111

说明：Verilog语言编写的循环彩灯控制器 这个程序我已经在Actel板上烧过了，没问题。如果还有什么问题应该是你的板不同或者工具不同，我是在libero_8.5上做的 -VeriloG HDL IS VEVRY USEFUL
<xinran> 在 2025-06-19 上传 | 大小：4kb | 下载：0

[VHDL编程] Shortest_job_first

说明：短作业优先级算法（在VS2005中，可以自己创建各进程的运行时间，导入后能够运行，）-shortest job first（）
<qin yali> 在 2025-06-19 上传 | 大小：365kb | 下载：0

[VHDL编程] daq_arm_fifo

说明：实现FPGA与ARM的通信，数据、地址总线方式-FPGA（xilinx） and the ARM（三星2440） implementation of communications, data and address bus mode
<刘义红> 在 2025-06-19 上传 | 大小：5kb | 下载：0

[VHDL编程] TheDifferencebetweenVHDlandVerologHDL

说明：VHDL与Verolog HDL具体的不同，包括整体结构，数据对象及类型，运算符号，语句子结构，附加结构等-The Difference between VHDl and Verolog HDL
<文静> 在 2025-06-19 上传 | 大小：9kb | 下载：0

[VHDL编程] pulses_in

说明：VHDL实现两个脉冲间隔时间的检测，输出单位毫秒，测试成功。-VHDL realization of two-pulse interval of the test, the output units of milliseconds, the test successfully.
<刘义红> 在 2025-06-19 上传 | 大小：1kb | 下载：0