[VHDL编程] YUZHI

说明：出租车计费器，能实现车费、车程显示，单价、起步价设置。-Taxi meter, can achieve fares, car shows, unit prices starting to set.
<卢伟滔> 在 2025-06-11 上传 | 大小：1kb | 下载：0

[VHDL编程] multi

说明：完整版的乘法器.相信对初学者有不小的提高-The full version of the multiplier. I believe there is not a small improvement for beginners
<自由之神> 在 2025-06-11 上传 | 大小：38kb | 下载：0

[VHDL编程] uart_nbit

说明：用verilog语言写的串口通信程序,包括收发两个模块,可用于FPGA的通信中,可通过程序设置收发的位数,有很好的扩展性.-Verilog language used to write serial communication program, including the sending and receiving two modules can be used for FPGA communications, you can send and receive through the progr
<强强> 在 2025-06-11 上传 | 大小：3kb | 下载：0

[VHDL编程] alu_project

说明：ALU using VHDL project
<msh2003> 在 2025-06-11 上传 | 大小：26kb | 下载：0

[VHDL编程] Advanced_verilog_coding

说明：高级verilog编程实现讲义，全英文讲义 -Senior verilog programming lecture notes, handouts in English
<段可> 在 2025-06-11 上传 | 大小：893kb | 下载：0

[VHDL编程] FPGA

说明：fpga测温的框图和源码 希望能帮到大家 没有测试 紧供参考-fpga vhdl
<何思> 在 2025-06-11 上传 | 大小：35kb | 下载：0

[VHDL编程] verilog_example

说明：verilog例子资源，对于初学者很有帮助。-verilog examples of resources are very useful for beginners.
<dpa> 在 2025-06-11 上传 | 大小：91kb | 下载：0

[VHDL编程] asdasdasdasd

说明：基于quartus的3-8译码器,可作为大型系统的译码器模块-Based on quartus a 3-8 decoder can be used as large-scale system decoder module
<王军> 在 2025-06-11 上传 | 大小：1kb | 下载：0

[VHDL编程] Verilog

说明：通过本文章的学习能够使我们设计一些简单的逻辑电路和系统。很快我们就能过渡到设计相当复杂的数字逻辑系统。-To learn through this article, will enable us to design some simple logic circuits and systems. Soon we will be able to transition to the design of complex digital logic systems.
<李茂国> 在 2025-06-11 上传 | 大小：99kb | 下载：0

[VHDL编程] HA

说明：Verilog HDL for Half Adder, Full Subtractor, Half Subtractor and 2x4 decoder.
<leo> 在 2025-06-11 上传 | 大小：1kb | 下载：0

[VHDL编程] BuildingtheCPUdatapath

说明：Building the CPU datapath
<leo> 在 2025-06-11 上传 | 大小：43kb | 下载：0

[VHDL编程] SOPC_UART

说明：altera公司的ep1c240c8n，串口调试程序vhdl\nios ii8.0代码等-altera company ep1c240c8n, serial debugger vhdl \ nios ii8.0 code. .
<张东> 在 2025-06-11 上传 | 大小：3.05mb | 下载：0