[VHDL编程] CPLD(ZFZ2009-2-24)

说明：转速表CPLD源程序代码,具有频率检测,数码管显示刷新，反转检测功能-Tachometer CPLD source code, with a frequency detection, digital tube display refresh, reversal detection
<windson.ma> 在 2025-12-25 上传 | 大小：524kb | 下载：0

[VHDL编程] minimips_ml1059_synth

说明：MiniMIps design - Contains verilog/vhdl code and relevant FPGA files
<pals> 在 2025-12-25 上传 | 大小：692kb | 下载：0

[VHDL编程] fsk

说明：vhddl implementation of frequency shift keying
<samq> 在 2025-12-25 上传 | 大小：62kb | 下载：0

[VHDL编程] hilbert_transformer

说明：vhdl implementation of hilbert tranformation.
<samq> 在 2025-12-25 上传 | 大小：876kb | 下载：0

[VHDL编程] CPU

说明：简单的cpu设计 实现简单功能 使用vhdl语言做的-vhdl cpu design
<李志> 在 2025-12-25 上传 | 大小：1.48mb | 下载：0

[VHDL编程] example1

说明：div 分频器 自己用vhdl语言写的 比较简单-div vhdl design
<李志> 在 2025-12-25 上传 | 大小：23kb | 下载：0

[VHDL编程] example2

说明：自己用vhdl写的简单状态机的例子 比较简单了-vhdl Moore
<李志> 在 2025-12-25 上传 | 大小：25kb | 下载：0

[VHDL编程] example3

说明：加减法计数器： 本例程为加减法计数器，主要实现的加减法计数的功能。 有3个控制端口： 1、rst复位控制低电平有效； 2、en使能控制高电平有效 3、up加/减控制，高电平加法，低电平减法。-vhdl
<李志> 在 2025-12-25 上传 | 大小：26kb | 下载：0

[VHDL编程] example4

说明：拨码开关对应数码管显示 几年以前用vhdl写的 -vhdl
<李志> 在 2025-12-25 上传 | 大小：29kb | 下载：0

[VHDL编程] liushuidengLSLED

说明：（FPGA）实现流水灯实验，以一定的时间间隔来回显示，时间间隔体现了分频的思想。-(FPGA) to achieve light water experiments, a certain round-trip time interval shows that the time interval reflects the ideological divide.
<周利均> 在 2025-12-25 上传 | 大小：72kb | 下载：0

[VHDL编程] AHB

说明：用VHDL编写的AMBA总线的AHB代码-Written with the VHDL code for AMBA bus AHB
<guoxiaojin> 在 2025-12-25 上传 | 大小：194kb | 下载：0

[VHDL编程] ARM7

说明：用verilog编写的ARM7内核代码，通过modelsim仿真-With verilog code written in ARM7 core, through the modelsim simulation
<guoxiaojin> 在 2025-12-25 上传 | 大小：61kb | 下载：0